PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-273594

(43) Date of publication of application: 04.12.1991

(51)Int.Cl.

G11C 11/407 G11C 11/413 H01L 27/04 H01L 27/108

(21)Application number: 02-146283

(71)Applicant: HITACHI LTD

HITACHI VLSI ENG CORP

(22)Date of filing:

06.06.1990

(72)Inventor: NAKAGOME YOSHINOBU

ITO KIYOO

TANAKA HITOSHI

WATANABE YASUSHI

KUME EIJI

ISODA MASANORI

YAMAZAKI EIJI

(30)Priority

Priority number: 01317518

Priority date: 08.12.1989

Priority country: JP

02 12237


22.01.1990

JP

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To enable stable operations even with the electromotive force of a power supply voltage for only one battery by increasing a data line voltage at all times so as to use it as the power source of a word driver. CONSTITUTION: Word line drive is executed with a voltage conversion circuit VLG, which converts the data line power supply voltage to a certain voltage higher than the data line voltage by the threshold voltage of a switch



transistor in a memory cell array MA, and a static word driver VCHG to be operated with the output of the voltage conversion circuit VLG as the power source. Thus, the voltage higher than the data line voltage by the threshold voltage of the switch transistor in the memory cell array can be impressed as the word line voltage and even when the power supply voltage is lowered to about 1V, the memory operation can be made stable as well.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

①特許出願公開

◎ 公 開 特 許 公 報 (A) 平3-273594

Dint. Cl. 3

恋別記号

庁内整理番号

⑥公開 平成3年(1991)12月4日

G 11 C 11/497

8526-5L G 11 C 11/34 8526-5L 354 F 335 A*

審査請求 未請求 請求項の数 37 (全38頁)

◎発明の名称 半導体装置

②特 顯 平2-146283

@出 顧 平2(1990)6月6日

優先権主張 @平1(1989)12月8日 BB 日本(JP) 郵特額 平1-317518

母 時 者 中 込 億 延 東京都国分寺市東恋ケ登1丁目280番地 株式会社日立製

作所中央研究所内

◎発 明 者 伊 襲 精 男 東京都国分寺市東恋ケ選1丁目280番地 株式会社日立製

作所中央研究所内

创出 顧 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂出 顋 人 日立超エル・エス・ア 東京都小平市上永本町 5 丁目20番 1 号

イ・エンジニアリング 株式会社

②代理人 弁理士 小川 勝男 外1名 最終頁に続く

1. 発明の名称

半導体装置

- 2. 特許請求の特問
 - 1. 第一の電源配圧 (VSS) および、それより も高い第二の電源保圧 (VCC) を外部から与 えで動作する半導体設置であって、第一および 切二の電流程圧と異なる期三の電源程圧を配供 する手段を装置上に有し、かつ減算二と新一の 電源程圧の光が2 V以下で動作させることを特 致とする半導体装置。
 - 2、特許請求の範囲第1項記載の学導体製置において、上記第三の電源電圧と第一の登頭電圧の 意は上記第二の電源電圧と第一の電源電圧の見 の3、5倍以上であることを特徴とする半導体 装置。
 - 3、特許請求の範囲第1項記載の半準体装置において、上記第三の電弧電圧は上記数一の電源電 区と上記第二の電源電圧の中面の電圧であることを特徴とする半導体装置。

4. 那一の鬼題電圧 (VSS) および、それより も高い

部二の電源電話(V C C)を外部から与えて動作する年降体報をであって、第一および第二の 間談性圧と異なる第三の電談機圧と第四の電談 低圧を完生する手段を設置上に 4 以以下で動作し、かつ該域 圧の電磁 電圧と第一の電弧電圧と第一の電弧電圧の変した。 5 信以上であり、上記第四の電域電圧の中間の電圧と上記第二の電弧電圧の中間の電圧とよりを表現した。 5 によりを表現していることを特徴とする半摩体装置。

5. 松許雄求の戦闘第1項から第4項のいずれかに記載の半導体装置において、入力信号を圧を MISFETのゲートへ接続し、信号線の電池 に 奈奈する程圧/電流変換率像と、その電池を と 力信号電圧に再変換する知識/電圧手段を 育し、少なくとも 該電圧/ 乳炭炎 換手 飲の し、 該電 統一電流換手 段の電流経路 を 第一海 電影と 柏

詩閒平3-273594(2)

- 補の第二準電形のMISFETで形成すること を特徴とする半導体設置。
- 6. 特許結果の範囲第5項記載の単級体製量において、上記信号級の電圧は上記第一の電源電圧 と上記据二の電源電圧の中間の電圧であること を特徴とする半線体装置。
- 7. 特許請求の範囲第6項記載の半導体製置において、上記一つの信号級に対して、複数の電圧 /電波変換手段と一つの電流/電圧手段と、簇 複数の電圧/電波変換手段のうちの一つを信号 級に接載する選択手段を有することを制設とする半導体設置。
- 8. 毎許請求の朝田第1項から第7項のいずれか に記載の半導体教置において、一部にダイナミ ックメモリを含むことを制徴とする半導体装置。
- 8、特許請求の範囲第8項記載の半線体製器において、上記ダイナミックメモリは複数のデータ 験対器、ワード線性及びデータ際とワード級と の交点に配置されたメモリセル群とから構成さ
 - とデータ線との間には少なくとも1個の結ねゲート(MIS)預トランジスタを有し、それのトランジスタのゲートにはデータ線が抜就されている。 そのソース側に付き線が接続されている。 そのソース側には少なくとも1個の結婚がート(MIS)がトランジスタを有し、そのメートには少なくとも1個の結婚がート(MIS)がトランジスタを有し、そのがドレイン側にデータ級が抜され、そのソーを学事体報量。
- ・1 2. 特許請求の範囲第10項記載の半順体装置に於いて、読みだし用の入出力制御回路には信令線への接続を新御する制御線を有し、入出力制御回路の開みだし動作に用いる信号線と信力線の電位は、その入出力制御回路を非遊択時には同じ電位に改定し、退択時には信号線を信号検出手段とし、翻繹線を非選択時の電位とする半線体整置。
- 13、絵評論求の聴眠男9項記載の半導体装置に

- 10. 特許請求の範囲第3項記録の半遊体製置に おいて、入出力制御回路の伝達インピーダンス を変化させる手段としては、線みだし動作に依 用する信号値と奢き込み動作に使用する信号線 を独立して設けたことを特徴とする半導体装置。
- 11. 特許請求の範囲第10項記録の半等体数数 に放いて、信号報を確立して設ける手段として、 入出力制御回絡の就みだし動作に用いる領号報
- 於いて、左右の入此力制御国路は少なくともデータ超対ビッチの2倍で配置することを特徴と する半導体報復。
- 14. 特許研究の範頭第9項配帳の半導体設置に 続いて、データ線対は一対ごとにメモリセルア レー内で交差していることを特徴とする半原体 製造。
- 15. 特許請求の範囲第9項記載の半導棒殺置に 於いて、該入出力制御回路のデータ線対師にデ ータ線と側時に形成され、かつデータ線以外の 配絃を配復したことを特徴とする半導体製造。
- 16. 特許群求の範囲第9項記載の単雄体数圏に 於いて、メモリの動作試験時には1つの列アド レスで複数例の入出力制制函数を選択できる機 能を持ち、並列テストを可能にしたことを特徴 とする年暮体版図。
- 1つ、特許請求の範囲第16項記載の年海体装置 に於いて、続みだし用の入出方向数四端の契料 様は銀対でおることを特徴とする半導体装置。
- 18. 約許請求の範囲第9項記載の半導体設置に

特丽平3-273594 (3)

於いて、メモリセルからデータ線に続みだされ た信号を検知階幅する手段であるセンスアンプ の高電圧側の電流艦の電圧レベルを任意に設定 可能にできる手段を有することを特数とする半 進体器質。

微雄勢と、該難圧登機回路の出力を軽調として 動作するスタティック型ワードドライバとを健 えることを特徴とする半導体装配。

- 20.上記電圧要換回路は、チャージボンブ回路 と監接回路との構成を備えることを特徴とする 特許誘求の範囲第18項記載の卓渉体質置。
- 21. 上記チャージポンプ四路は、第1、第2. 第3. 第4のMOSトランジスタと第1, 第2 のコンデンサを含み、旋類2. 第3、第4の MOSトランジスタのドレインは気質に、第52 のMOSトランジスタのゲートは類4のMOSトランジスタのゲートは第4のMOSトランジスタのゲートランジスタのグランジスタのリースに、第3、第4のMOSトランジテクのリースに、数額に投稿され、第1のコンテクのリースに、第2のコンデンサのように接続され、紅色、第2のコンデンサの他の1、第2のコンデンサの他の1、2に、第2のコンデンサの他の1なされたチャー

ジボンプ関係において、さらに新1のMCSトランジスタのドレインを電源に、ソースを第4のMOSトランジスタのソースに、ゲートを第2のMOSトランジスタのソースに続合したことを特徴とする特許結束の範囲所20項記載の単道体転便。

 記載の単導体級發図路.

- 23、上記メモリセルアレーとワードドライバと 電圧変換国路に用いるMOSトランジスタのし さい値を3種類とし、メモリセルアレーのもの を最も高く、ワードドライバのものを中間に、 電圧変数国略のものを最も低くしたことを特徴 とする特許請求の範囲第19項乃至第20項記 数の半導体象徴回路。
- 24、智部請求の範囲類)項から第4項のいずれかに記載の準準体験置において、電圧開発子間に 投稿したトランジスタを介して端子間配匠を分 佐して出力する分圧開発と、 接トランジスス 回路 とったいバイアス 電圧を印加するバイアス 回路 と を 育して、 知識 起圧を その 中間 電圧に 変 集 して 出力する 半導体 灰 に いて、 上 記 中間 は して 出力を 並列接続する 少なくとも 二つ の が して 出力を 並列接続する 少なくとも 二つ の が よび 第二のコンプリメンタリ・ブッシュブル 回路と、 基準電流を 準値して 出力する ブッシュ

特簡平3-273594(4)

プル税役場役回路とも強え、第一のコンプリメンタリ・ブッシュブル回路は、そのパイアス回路に、上記基準電圧の入力と該入力に付加するパイアス電圧源を備えるとともに、該ブッシュブル回路の分圧回路は上記電影増幅回路の基準電流回路を形成し、かつ該電流増幅対の出版を上記第二のコンプリメンタリ・ブッシュブル回路のパイアス回路に接続することを特徴とする半週件装置。

- 26. 上記舞一および第二のコンプリメンタリ・ ブッシュブル回路のバイアス電圧は、該電圧を 印加する鎖ブッシュブル回路のトランジスタの ゲートしきい値電圧にほぼ等しい電圧であるこ と左続機とする間求領24記数の半導体装置。
- 26. 上配着設備質回路はカレントミラー整のプッシュプル増析回路であることを特徴とする話求項1あるいは値宗項25記載の半進体装置。
- 27.上記舞一および第二のコンプリメンダリ・ ブッシュブル回路を電界効果トランダスタにより 明成することを特徴とする請求項24乃至疑

求項26の何れかに記載の半導体設置。

28、電圧能子間に接続したトランジスタを介し て菊子間電圧を分圧して出力する分圧回路と、 該トランジスタのゲートにパイアス電圧を印剤 するパイアス国路とを含むコンプリメンタリ・ プッシュブル回路を有して、電腦電圧をその中 間電圧に変換して負荷に出力する単端体装置に おいて、上記中間電圧に等しい基準電圧の入力 と、関一負荷に対して出方を並列接続する少な くとも二つの烙ーおよび第二のコンプリメンタ リ・ブッシュブル箇路およびトライステート原 動何路と、集御電波を増幅して出力するブック ュナル低流域幅固路とを指え、第一のコンプリ メンタリ・プッシュブル国語は、そのバイアス 厨路に、上記結準性圧の入力と終入力に付加す るパイアス電圧源を構えるとともに、該ブッシ ュブル回廊の分圧回路は上記電液時頭頭路の墓 単電流回路を形成し、かつ越電流増幅回路の出 方端を上配衡二のコンプリメンタリ・プッシュ プル回路のバイアス四路に挟続すること、さら

に上配トライステート 駆動回路は、上記入力の 電圧よりも低い第一の料定電圧と上記入力の電 低よりも高い第二の判定電圧とを復え、出力電 圧が第一の判定電圧よりも低いときには出力を 充電し、出力電圧が第二の判定電圧よりも高い とさには出力を放置する手段を弱えることを特 依とする半導体装置。

- 29、上記第一および第二のコンプリメンクリ・ブッシュブル回路のパイアス電圧は、設電圧を 印加する数プッシュブル回路のトランジスタの ゲートしまい値低圧にほぼ等しい電圧であることを特徴とする請求例23記載の辛譲保装置。
- 3 O、上記憶流環盤回路はカレントミラー型のブッシュブル増幅回路であることを特徴とする謎 東現5あるいは諸原項28紀載の半線体装置。
- S1.上記第一および第二のコンプリメンタリ・ ブッシュブル四番を電界効果トランジスタによ り構成することを特徴とする諸求項28万至請 求項30の何れかに記載の早期体製置。
- 32. 上記の入力および出力の発圧は電源発圧の

二分の一であることを報放とする請求項24万 至請求項31の何れかに記載の半帯体設置。

- 33. 複数の阿医のブロックを少なくとも含み、 動作時においては、ブロック選択信号によっ 遊割した一つまたは複数のブロックを動作状態 にする数積倒路(もSI)と、ブロックを動作状質 にする数積倒路(もSI)と、ブロックを発酵 として電圧供給し取動する単級をおいて、ガロックを転動する上記を 数値において、ブロックを転動する上記を 数値において、ガーおよび第二の駆動回路と、ックク の駆動回路に、非動作状態にあるでプロック を第二の駆動回路に、それぞれ後統する切扱手 取とを借えることを特徴とする単端体数置。
- 3 4 . 上記銀数回路がダイテミックメモリである ことを確認とする請求項33記帳の半導件設置。
- 3 5 . 上記プロックはメモリセルアレーを少なく とも含み、かつ上記典時としてはメモリセル等 検軽無の対向競技およびメモリセルから信号使 如国路に信号を伝達するデータ級のプリチャー ジ電圧低鉛線とを少なくとも含むことを特徴

特爾平3-273594 (5)

とする請求項34に紀載の半導体装置。

- 36. 上記額數回路は電談電圧の二分の一の電圧 を発生する手段であることを特徴とする請求項 35に記載の半導体装置。
- 3 7. 上記製助四路が請求項2 4 万至請求項3 2 の何れかに記載の設置であることを発散とする 請求項3 8 記載の半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体数医、特に投影素子で構成され。 電胎動作可能な半導体築機回路に好遊な低電圧で 動作する高速、高集積の半導体数置に関する。 〔逆来の技術〕

半線体製銀回路(LS) = Large Scale Integration)の無積度抑上は、その構成架子であるMOSトランジスタの報題化により進められてきた。 選子の寸法がO、5ミクロン以下のいわゆるディープサブミクロンLSIになると、 集子の耐圧の低下とともにLSIの消費する魅力の増大が問題になってくる。このような問題に対して

は、割子の繊細化にともなって動作電源電圧を係 下させることが有効な手段であると考えられる。 現在のLSIの保証保証としては5Vが主流であ るため、做船な第子でLSIを構成する手段とし て、LSIチップ上に外部電源電圧を降圧する電 圧要換回路を搭載する技術が、アイ・イー・イー ・イー・ジャーナル・オブ・ソリッド・ステート ・サーキッツ、第21巻、第5号、那805~粽 6 1 1 % (i 9 8 8) (IEEE Joune! of Solid -State Circuits, vol.21, No.S. pp.605-011. Uctober 1886) において鉛じられている。この 場合の外部策器建正と内部電道電圧の優は、それ ぞれちVとS、5Vである。このように、LS! の中でも最高集積度のダイナミックRAM (DRAM = Dynamic Random Access Memory) で浪費電力の問題が顕花化しつつある。こうした 傾向に合わせて、しらしの外部租圧そのものを下 げようという動きもある。何えば、D、3ミクロ

ンの加工技術を用いる64メガビットDRAMで

は外部就源電圧は3、3V程度に低下される予定

である。 教徒度の向上にしたがって、外部電源電 にはさらに低下する可能性がある。

また近年、可能型電子機器の管及に伴い、電池 動作や、電池での情報保持が可能な抵乱圧・近消 異態力のLSIに対する需要が高まってきている。 このような用途に対しては、最小1~1、5℃で 動作するLSIが必要とされる。特に、ダイナミ ックメモリの場合、その複数症は既にメガビット 級に遂しており、従来では鼓気ディスク装置しか ・使用できなかった大容量記憶装置の分野にもその 半導体メモリを利用しようという動きがでてをて いる。そのためには、毘認をさってもデータが消 えないよう転組でパックアップする必要がある。 このバックアップの期間は、通常数週間から数年 間保証する必要がある。このため、メモリの消費 電紙は極力小さくする必要がある。您電力化のた めには、動作電圧を低級することが有効であるが、 これも1、5 V近辺とすればバックアップ形電源 としては乾量池1個で終むためコストも安くまた 占有スペースもかさくなる。

インバータや各種デジタル論座問路だけから値 成されるCMOS(Complementary MOS)LSI. 例えばプロセッサなどにおいては、韓原な圧を1. 5 V 程度まで低下をせても、MOSトランジスタ の世数としきい値電圧さえ遍りに遊べば、大橋な 姓能紙下を招くことなく、1.5V程度の低い発 **断気圧で動作させることが可能である。しかしな** がら、外部電源低圧(VCCまたはVSS)の位 に、それらの中間電圧やそれらの範囲を越えた電 延をしらて上で婚生させ、それを動作に用いる USIでは、電弧数圧の低下は、決定的な位能低 下至もたらしていた。こうしたLSIの代政が ひRAMである。したがって、プロセッサやメモ りなどの複数種類のLSIで、低電圧で助作する 摂製機器を撥成する場合には、DRAMに代表さ れるように、LSI上で電線電圧以外の電圧を発 坐して動作に用いるLSIの係電圧動作が必須で

DRAMを依然圧で動作させた複合、主に従来 用いられていた以下の3つで問題が生じる。

頻開平3-273594(6)

- (1)メモリセルから級出された機小な信号を統出す回路。
- (2) メモリセルを構成するMOSトランジスタを十分高い車通状態にして、最失無く信号を伝達するために必要なワード線配動用高電圧を発生する回蘇。
- (3) メモリセル新研究量のプレート地框、さらにはメモリセルからの読み出し信号の検出に数する参属概圧となる中間電圧(VCC/2)を発生する製路。
- これらの徒束倒を、以下限に説明する。
- (1) については以下のとおりである。 LSI の高級預化、大規模化にともなつで、宿り配換の寄生容量が増大するため、動作器度が低下するという問題が環境化しつつある。 ダイナミング・メモリの場合には、各メモリセルからデータ級上に設み出された機小な信号をセンスアンプにより増額する速度。 および、選択されたデータ級から信報を額み出す入出り割解 (コモンエノの数) の動作速度が、メモリ全体の動作速度の大きな割合

を占めており、これらを高速化する技術がメモリの性能向上のために不可欠である。 健康の入出力 数如回路としては、たとえばアイ・イー・イー・ イー、ジャーナル・オブ・ソリンド・ステート・ サーキツツ、エス・シー22

- (1987年) 第663頁から第667頁(IBEE.
 Journal of Solid-State Circuits, Vot.SC
 -22, M.5. October. 1987, pp663
 -387) において述べられているように、2つのMIS(Netal Insolator Scalconductor) 型のFET(Field Effect Transistor) を用い、選択信号をそれらのゲート環境に印刷して、データ線対とコモンI/O線対との接続を制御する方式が一般的であつた。
- (2) についての世来例を第8段に示す。これはDRAMのメモリセルアレー(MA)とワードドライバ(WD)関連の回路を示したものである。また、第10頃は各部の故秘を示している。この回路は、例えばIE28 JOURNALOF SOLID-STATE

CIRCUITS, VOL. sc-21, NO. 3, JUNE 1986, pp. 381-387 に示されている。

(3) についての従来例は以下のとおりである。 データ終をVCC/2地圧にプリチャージする DRAM力式は、高端性、低消異電力、副競音性 といった特徴によって、CMOS回路とともに1 メガビット以降のDRAMの主演になっている。 このVCC/2世征を延生させる従来の中間配圧 発生副類の例は、アイ・イー・イー・ジャーナル・オブ・ソリッド・ステート・サーラッツ、 野21秒、類5号、祭633~努648頁 (1986)(1EME Jappa) of Salid-State Circuits, vol.21.No.5. pp.642-648, Betober 1988)に述べられている

〔受明が解決しようとする無抵〕

以上の従来例に対して、本弱明が解決しようと する課題は以下のとおりである。

まず(1)の従来剤については以下のとおりで ある。従来方式の例を第2関(a)および(c) に示す。この方式では必要低低限の数のトランジスタで複載できるため、メモリ全体の直積低級には有効であるが、一方、以下のような欠点がある。(a)データ線(DO、DO)の係号程度が十分に暗幅されないうちにI/O制御用のM35-FET (T50, T51)を調通状態にすると、センスアンプSACの動作が組得されて影動作を総二す。

- (b) 上記知由により、センスアンブが動作してから選択信号YO1を投入して上記以IS
 ードETを構造させるまでに時間遅れ(タイミング・マージン)を置く必要が生じ、動作 運要の像下をきたす(集2頭(c))。
- (c) このような誤動作を防ぐために、上記 MIS-PETのチャネルコンダクタンス (ド レイン
- ・ソース間の複常率)とセンスアンブを構成するMIS-FETのチャネルコンダクタンスの 比には、設計上の制約が発生する。一般的には、 前者を検者よりも小さくする必要があり、コモ

特期平3-273594(7)

ンI/O線(IOO、TOO)の観動能力を大 もくとることが難しい、そのため、(b)に知 え、さらに動作波度が低下する。

- (d) メモリの集製版向上に伴つて、物景電力低 減、および架子の創圧低下に対処するため、 内部電調電圧は低下する傾向にある。したが つて、上記MIS-PSTの原動能力がさら に低下し、より動作速度が低下する。
- (e) 立に、上記 (c) の理由により、ひとつの コモン1/ () 線と、それにつながる複数のデータ線との関で、並列に書込み、あるいは思 み出しを行うことが難しく、並列度など、デスト優能の値で制約を受ける。

これらのため、従来の入出力個局方式では、低 電圧でも高速に動作する高葉様メモリに選した四 路方式を供することができなかつた。

次に、(2)の健康例については以下のとおり である。第3回に示すようにワードドライバはト ラッジスタロD、ロTから構成される。ここで X

デコーダ出力が1が日1gカレベル(VL)にな もとOTを通してQDのゲートN2が充電され Q D がオン状態となる。このとき、N 2 の電圧は VL-VTとなる。次に周辺倒断PXで作られた ウード鉄駅動信号 する (根質はVL+VT以上) が日主まもレベルになるとQDのドレインからソ -- スに最後が流れワード箱WをHighレベルに `する。このときQTのゲートとNIの間の電位差 はO、N2とはVtであるからGTはカットオフ 状態となっている。從って、《Xが上昇するとき R2の程底はGDのゲート、ソース間容量による カップリングでゅると共に上昇する。ここで、ま X が最大値に達したときQ D のゲート、ソース間 我圧がVT以上なら、ワード絵の電圧は e Xと等 しくなる。一方、4Xが上昇していく途中でそれ がVT以下となった場合は、QDのゲート、ソー ス団容量がOとなるのでその時点でN2の上昇は とまり、蛇4図に示すようにVLーVT+α (VL-2VT) / (1-a) となる。またワー ド輪の配正は (Vni-2Vt) / (1-a)とな

る。ここで、αはQ D のゲート容量とノード N 2 の全容量の比である。

ここで、V L が程格の指発で1.1 V まで低下した場合を考える。 a = 0.9. V T = 0.5 (V) とすれば上式よりN 2 の低圧は1.5 V となる。 佐って、ワード線の低圧は1.0 V までしか上昇しない。 通常、メモリセルのスイッチトランジスタQ S のしきい 個電圧は 所辺回路のそれも でメモリセルになるのでメモリセルに 帯 大ちれる 電気は最大値 (C S × 0.5) となりソフトエラー 耐性、センスアンプの S / N の 著しい低下が生ずる。 なわち、保存データの破壊が起こりやすくなる。

以上のように、DRAMを佐京の技術で危急制作させようとした場合、電池の超電力がおOSトランジスタのしさい福電圧VTの2倍近くにまで低下すると、フードドライバの動作不良によりメモリセルへの書き込み電圧が低下してデータの破壊が起こりやすくなるという問題があり、その解決を認する課題があった。

また、(3)に関して、通信圧化と高級機化により、健康の中間低圧発生認動では以下の二つの問題が生じる。(c) 電源電圧の数下に伴い、電圧設定器度が低下し、信号対量音(S/N) 比が悪化する。

(b) 気子がソース・フォロツ・モードで動作するので応替速度がトランジスタの離動能力と負荷容量の値で決まることになり、このため、凝集後化による負責容量の増大と、さらには低電圧化による妻子の闘動能力の低下により、応答連進が遅くカス。

第19図はDRAは用中間程圧発生図断の使来例を示すものである。以下、第19陸を用いて上記の間観点を説明する。第19回において、TN5、TN6はNチャンネルのMIS型FET、TP5、TP6はドチャンネルのMIS型FET、R1、R2は抵抗。CLは負荷容量である。那19回の回路は一般のコンプリメンタリ・ブッシュブル回路で、TN6とTP6は電源電圧VCC(VS5は接地機位とする)を紅VCの中間単圧

特閒平3-273594(8)

に分圧する分圧回路を構成し、これらのゲートに パイアス世圧を与えるためのTNSとTPBがパ イアス国路を構成している。VCC/2ブリチャ - ジ方式のDRAMにおいては、負荷容量は会デ ータ級容量にほぼ答しく、4メガピットDRAM ではる~10mF(ナノ・ファラッド)、16メ ガビットDRAMでは20~40mF、64メガ ビットDRAMでは80~160nF程度の値で ある。この回路においては、各FETに做小な包 **説を常時流すことによって、出力が一定の電圧に** なるように安定化される。電流が微小であれば、 端子20と架子22の電圧遊すなわちV(20) - V(22) ほほぼPET TN5のしきい値電 EVTNに、また娘子22と娘子21の電圧差す なわちV(22)-V(21)はほぼPET TP5のしきい値電圧の絶対値VTPに等しくな S. st. FET TNBELUTPENU-幅対ゲート長比 W/Lは、それぞれTN5およ びTPSのW/しの数倍から数10倍になるよう に退ばれる。したがって、TNSのパイアス電流 はTN5のバイアス電流の数倍から数10倍になる。

はじめに第一の問題点について裁明する。今、 FBT対TN5とTN6、およびでP5とTP6 の間の素子特性(例えば、しせい飢餓圧、単位ゲート報あたりのチャネル・コンダクタンス等)に をが無いと仮定すると、出力HVCには、管子 22の食圧に等しい発症が待られる。此力程圧の

$$V(HVC) = \frac{R2}{81+R2}$$
 $VCC - \frac{R2}{61+R2}$ $V7R + \frac{R3}{R1+R2}$ $V7P$

と要される。ここでVSSは接強電性にあるとする。 想準条件下ではVTMとVTPの観がほぼ等しく。

$$RJ = R2$$
 となるように設計すると、
$$V(HVC) = \frac{1}{2} - VCC - \frac{1}{2} - VTN + \frac{1}{2} - VTP$$

すなわち、VTPとVTPの彼の遊がVCCの値に比べて 無視できる場合には

となる。一般に、妻子のしさい値程圧のばらつきは、高数様化によっても小さくならず、一定であると考えられるため、VCCを低くするにしたがって、V(AVC)の設定特度は低下する。例えば、VTNとVTPがそれぞれ標準観に対して±G、1V変動すると仮定すると、電源電圧が5V(おVCが2。5V)のときには、中間電圧の設飾は約まな気であるのに対して、電源電圧が1.5V(HVCが0。75V)のときには、中間電圧の変動は約±13%に達し、メモリの安定な動作に支険がでる。

次に、第二の問題点について説明する。負有の 充斂電に際し、出力のMISP5Tは地和領域で 動作するため、そのドレイン電流IDは

$$ID = \frac{\beta}{2} (VOS - VT)^2$$

と表される。これに、VGSはゲート・ソース間 電圧、VTはMISFETのゲートしたい情報圧、 βは集子の概益や寸波によって決まる定数である。 今、健康回路において負荷(負荷容量=CL)の 写紙も0Vから中間館座VCC/2の90%まで 立ち上げるのに襲する時間

i s ii

$$t_r = \frac{18 \text{ CL}}{\beta} \times \frac{1}{\text{VCC/2}}$$

特開平3-273594(日)

の増大を招くという 闘作用があるため、実際には 立上り時間 z,を一定に扱つのは不可能である。

以上途べた後来の問題を解決し、低電圧でも高速に、かつ安定に動作する半濃体数度を提供することが本機関の自動である。より具体的には以下の3つを目的としている。

- (1) 底難低でも高速に影響し、かつ動作安定性 に優れ、さらには並列テスト機能を併せ持つた、 超高機様のメモリの入出力制即国路の方式を提供 すること。
- (2) 電池の起電力が低下してもデータ破壊が生じないように、充分に高いワード線電圧を発生することができる回路を提供すること。
- (3) 英集徒、体電額電圧のしらりにおいても高 特度で、かつ高速に動作する電圧供給回路(電圧 フォロワ)を無断すること。

(誤類を解決するための手段)

前述した(1)の目的を遊成するため、データ 線からの情報の読み出し、あるいは、データ繰へ の横載の書込みを行う入出方制契領略を、メモリ アレーの左右に交互に配置し、かつ、コモン「/ 口軽をとデータ線の間の伝達インピーダンスを、 情報の競み出し等と番込み時とで変化させるよう な図路構成とした。また、鉄出し様(RO線)の 個号を検出するセンス型路として、選択用の MJSFETと相補のMISFETによる環境電 定数換手段を設りた。本手設は、低低圧でも高速 に動作するようにするためのものである。

また (2) の目的を達成するため、特許譲求の 範囲に記載のように、次の手段を講じた。すなわ ち、

(*) メモリセルアレーとデータ級に印加する最低の動作電圧としてメモリセルアレーのスイッチトランジスタのしきい値電圧の1.5万至2倍の電圧をデータ級に与えるデータ級電磁の出力とワードドライバとを有する半導体集積回路において、データ級電圧を、データ級電圧をリスモリセルアレーのスイッチトランジスタのしきい情報性分別上高い電圧に変換する電圧変換回路と、装置圧変換回路の出力を電磁として動作するスタティ

ック銀ワードドライバとを偉えてワード終駐艦を することとした。

(り)上記弊1項の手段の電圧変換回路は、チャージポンプ回路と整流回路との構成を備えることとした。

(c)上記覧2項の写像におけるチャージポランプスタと第1、第2、第3、第4のか合み、設立にの写像においている。第2のコンデンサを含み、設立には第4の別のよりでは第4の別のようでは、第2の別のようにないの別のようにないのが、カランジスタの別のようにないの別のようにないの別のようにないないないの別のように第1の別のようにないの別のようにないの別のようにないの別のようにないの別のようにないの別のようにないの別のようにないの別のようにないの別のようにないの別のようにないの別のようにないの別のようにないの別のように第1の別のように第1の別のように第1の別のように第1の別のようにないの別の別の別の別にはそれでは、一般ではないないのようにないの別の別の別の別の別にように第1の別の別の別の別によりに第1の別の別の別の別の記述をいました。

のドレインを電源に、ソースを第4のMOSトランジスタのソースに、ゲートを第2のMOSトランジスタのソースに結合することとした。

本手段は低電波電圧でもチャージボンプ国民の 立ち上げを一層速め、またその出力電圧を一層高 くするものである。

(d) 上記節2項の手段における数娩 随路は、数 競子がMOSトランジスタにより構成され、数 別のSトランジスタのドレインを入力の、ソースを 出力とし、施入力には上記第3項の手を伝えが ポンプ別點、ソースには数化力から電荷を ではまれるカッチではまれ、 ではまれるカッチではまれるから ではまれるカッチではまれる。 ではまれるカッチではまれるから ではまれるカッチではまれるから ではまれるカッチではまれるから ではまれるカッチではまれるから ではまれるカッチではまれるから ではまれるカッチでは、 ののはないが、 のののはないが、 のののはないが、 ののののはないが、 のののはないが、 のののにはないが、 のののにはないが、 ののにはないが、 ののにはないが、 ののにはないが、 ののにはないが、 ののにないが、 ののにはないが、 ののにはないが、 ののにはないが、 ののにないが、 ののではないが、 ののでいが、 のので

特別平3-273594 (10)

本手段は整波用トランジスタの電圧降下を低減させ高い出力電圧を得るものである。

(a) 上記第1項乃至第2項の手段において、メモリセルアレーとワードドライバと程圧変換回路に 足いるMOSトランジスタのしきいばを3種類とし、メモリセルアレーのものを最も高く、ワードドライバのものを中間に、電圧変換回路のものを登む低くすることとした。

本手段は低端線を延においても集積回路として さらに一層の変定化、高速化、低消費電力化を速 成するものである。

さらに、前記(3)の目的を選成するため、本 発明の半導体装置では、中間間圧に等しい基準電 圧の入力と、同一負荷に対して出力を並列接援す る少なくとも二つの第一および第二のコンプリメ ンタリ・ブッシュブル回路と、基準電話を増構し て出力するブッシュブル電流増偏回路とを侵え、 第一のコンプリメンタリ・ブッシュブル回路は、 そのバイアス個路に、上記器準電性の入力と該入 力に付加するパイアス像生識を侵入て、該ブッシ ュプル回答の分圧用トランジスタのゲートにバイ アス電圧を附加するとともに、数プッシュブル目 筋の分圧回路は上記電流環報回路の基準電流回路 を形成し、かつ該電波増編回路の出力端を上記第 このコンプリメンタリ・ブッシュブル回路のバイ アス回路に接続することを報数とする。

すなわち、中間電圧に等しい、基準基圧の発生部をコンプリメンタリ・ブッシュプル 回路のバイアス回路から分けで数立に設けるとともに、少な路ともこつのコンプリメンタリ・ブッシュプル回路に登却に負荷を駆動するするようにし、出力電圧と入力電圧の選を一つのブッシュプル回路に近比的する環境電流でもう一方のブッシュプル回路を影動するものである。

ここで上記算一および第二のコンプリメンタリ ・プッシュプル回路のバイアス電圧は、放電圧を 印訓する試プッシュプル回路のトランジスタのゲ ートしまい値程圧にほぼ等しくすることが好まし い。このことは定常状態においてこれらのトラン

ジスタを流れる関係を低い難に抑えるものである。 あるいは上記電流増額回路をカレントミラー型 のブッシュブル増留回路によることにすれば、簡単な回路構成で高い駆動能力がばらつきが少なく 軽器に乗られる。

またあるいは、よ記第一および第二のコンプリメンタリ・ブッシュブル四路を電界効果トランジスタにより構成することが扱い電源発症で動作させられるので好ましい。

前記(3)の目的をさらに効果的に造成するための本発明の半導体設置では、中間電圧に等しい基準電圧の入力と、同一免疫に対して出力を並列を放する少なくとも二つの第一および外二のコンプリメンタリ・ブッシュブル回路とを確定、第一のコンテート経動回路と、基準電性を確定、第一のコンプリメンタリ・ブッシュブル回路は、そのバイアス四路に、上記基準電圧の入力と数入力に行加するバイフス電圧数を借えるとともに、数ブッセ電ブル回路の分距回路は上記電流増幅回路のを準度

流回館を形成し、かつ設電流切縮停路の出力領を 上記第二のコンプリメンタリ・ブッシュブル回路 のパイアス回路に接続すること、さらに上記トラ イステート観動回路は、上記入力の鑑ほよりも低い第一の判定程圧と上記入力の選症よりも高い第二の判定配 によりも低いときには出力を変配し、出力常圧が 第二の判定程圧よりも高いときには出力を放配す る手段を個えることを純致とする。

すなわち本発明ではトライステート遊劇図路をコンプリメンタリ・ブッシュブル図路とともに負荷に対して並列に接続してブッシュブル図路による短動館力を補うものである。

ここで、上記第一および第二のコンプリメンタリ・ブッシュブル国路のパイアス電圧は、 該電圧を印加する
な ブッシュブル国路のトランジスタのゲート しきい
領電圧にほぼ
等しい電圧にすること、あるいは上記電波
場幅回路をカレント
ミラー型のプッシュブル場
領回路とすること、あるいは上記 係一および第二のコンプリメンタリ・ブッシュブ

特別平3-273594 (11)

ル回然を電界効果トランジスタにより構成することが好ましいことは前述のとうりである。

ここで、主意の入力および出力の電圧を電源電圧の二分の一にすれば、DRAMのような回路への抵用上升ましい。

このような手段は、大容量のダイナミックメモ りのような集積回路に対して好適である。

そのような場合に、上記プロックはメモリセル アシーを少なくとも含み、かつ上記負荷としては メモリセル製養野最の対向電極およびメモリセル から信号検知回解に信号を伝達するデータ線のプ リチャージ電圧供給終とを少なくとも含むように するのがよい。

ここで上記録動回路を超級電圧の二分の一の電 圧を発生するものとすることがDRAMへの適応 上的ましい。

さらに上記離動倒数として本発明の半導体数徴を用いれば、大容量のLSIに対しても高額度化、 布速化を達成できる。

(作用)

(1) については、上記権成により、入出力制制の時を、データ線ビッチの2倍のピッチでレイアウトできるため、従来に比べて、チップ面積を大きく環大させることなく、最適な入出力回路構成をとることができる。これにより、入出力回路の動作マージンが格限に向上し、低い電圧でも、安定かつ高速に動作させることができる。また、並列に對込み、読み出しを行っても安定に動作するため、高い並列度の並列テストが可能となる。

(2)については、スタティック型のワードドグライバは電響例にはアチャネルトランジスタ・グランド側にはアチャネルトランジ技験されている。このため、ワード整度動物にゲートを受けている。このため、ワード整度動物にゲートを感覚圧がしまり、その内が単位にプロストライズは、ドライブトランジスタのでででである。このフードドライバは、ドライブトランジスタのでしたがして、ドライブトランジスタティッのででである。このフードドライバは、ドライブトランジスタのでしたがして、ドライブトランジスタのでに対しても安定に動作する。

したがってワードドライバの電源として上記電 圧変換回転の出力を用いることにより、ワード線 電圧としてデータ線電圧よりメモリセルアレーの スイッチトランジスタのしまい観電圧分以上高い 電圧を印加することが可能になり、これにより、 電弧電圧が1 V程度にまで低下してもメモリ動作 を安定にすることが可能になる。

さらに本発明のチャージボンブ圏略は、その出 力電圧をプリチャージトランジスタに建議するも ので、これを電圧 敷換因跡に用いることにより、 促い 低級低圧に対しても述い立上りと高い出力電 圧を得ることが可能になる。

また上記手段の第4項の整法回路は、整英用トランジスタのゲート電圧をチャージボンプ到路の 出力電圧と同期させ、その引力がすなわちトランジスタのドレイン電圧が出主 まわレベルのとをは ゲート階圧をそれよりしさい信電症分以上高くし、 しゃセレベルのときは両者同レベルにするもので、 これにより整練用トランジスタの電圧降下を重致 させ、最初の逆波も防ぐことが可能になる。

トランジスタのしきいば程圧を低電圧化すると 一般にトランジスタの影動能力が増加する。した がって上記手段の第5項のように、規模のあまり 大きくない間圧変数回路にはこのようなトランジ スタを用いると効果がある。しかし抜速するよう に、ワードドライバのように多量のトランジスタ を用いるようなものの場合は逆に、トランジスタ を用いるようなものの場合は逆に、トランジスタ のオン状態で改れる漏れ環境が無視できなくなる のでしきい低電圧として複像のものを用いる。ま

特開平3-273594 (12)

たメモリセルアレーのトラングスタを低しきい値 程圧化すると検述のようにリフレッシュ問題を短くすることから海曼電力の増加を招くことになり。 したがって、これには感謝より高いものを用いる のが好ましい。

すなわち上記手段の第5項は、低電弧電圧においても無視犯路を一度安定化し、高速化し、低消 最親力化するよう作用するものである。

(3) については、中間配圧に等しい基準属圧 の発生部をコンプリメンタリ・ブッシュブル函数 のバイアス四額から分けることにより、バイアス 回戯とは独立して健正を設定することができ、中 関電圧の出力を英務度化することが可能になる。

また、入力と出力の電圧発を上記集一のコンプリメンタリ・ブッシュブル調路のトランジスタを 介して電流に変換し、その電流に比例する増額を 流で第二のコンプリメンタリ・ブッシュブル回路 を駆動することにより、入出力間に電圧差がある 間は、ブッシュブル回路の駆動電力を変くして、 高速に食器容量に対して完放電を行なうことにな

プッシュプルの路を電界効果トランジスタで待成 することにより、電調電圧が低くなっても所要の 動作が終やすくなる。

また集積目弱の中に複数の同種のプロックを含み、その一部を動作させる場合に、動作状態元を ロックのみを負荷として選択するよう切り換える 本税明の手段によれば、大容重のDRAMのよう 本税明の手段によれば、大容重のDRAMのよう な場合にもその一部の負疫を実質的に対うことに なるため大きな過渡的流れずことならに が可能になる。そのうえ、この駆動価格にな発明 の数数を用いれば、前記したようにきらに効果的 に高精度高速応答性を得ることが可能になる。 る。またその際の充電と放配の船動能力を輸える ことができ、したがって毎電圧でも、高速かつ安 定に動作する電圧供給回数(電圧フォロワ)を提 訳することが市銀になる。

さらに上記のようにコンプリメンタリ・ブッシュブル回路のパイアス電圧を電圧印加トランジスタのしきい値電圧にほぼ等しくして被ブッシュブル回路の電流を低い値に抑えれば、これにより手導体設置の定答時程力を小さくしながら、出力電圧の変動時には高い観動能力を得るようにすることが可能になる。

また電流増程図路にカレントミラー型の増収回路を用いれば、簡単な回路構成で電流増程が可能になるだけでなく、関一の特性を要するミラー限別相互のトランジスタに同種の哲子を用いることにより、高い額動能力をはらつき少なく容易に得ることが可能になる。

電界効果トランジスタは不純色濃皮を制御する ことによってゲートしきい質電圧を下げることが できるので、第一および第二のコンプリメンタリ・

(深放例)

以下実施的により本語明を具体的に説明する。
なお、以下の説明では、本発明をダイナミンクメ
モリ(DRAM)に適用した例について説明する
が、これ以外の、例えば、スタテイソクメモリ
(BRAM)やリード・オンリ・メモリ(ROM)
についても同様に適用できる。また、MIS型の
FBT料子を用いたメモリ以外にも、パイポーラ
妻子を形いたメモリ、パイポーラ菓子とMIS
ード尼丁とを組み合わせた、いわゆる
BiCMOS型のメモリ、さらには、シリコン以
外の半導体材料を知いたメモリについても、関係
に選冊することができる。

幣1回は本発明のメモリ回銘の一実施師である。 第1個中、日Aは1つのMIS-FETと1つの 潜状容蓋からなるメモリセルも二次元的に変数値 配列したメモリセルアレー、CKTO、CXT1 はメモリセル信号を検知したり、放出し線または 者込み線を通して、メモリ外部と情報をやりとり するための入出力制御回路、DOと DO、D1と

特開平3-273594(13)

DIはメモリセルと上記入出力制御直路の関で質 号の伝送を行うためのデータ原対、WDはメモリ セルアレーのうちの行アドレスを錯定して1本の ワード幕に収動信号を与えるためのワード核収数 配絡、WOーWnはワード輪、Y Dはメモリセル アレーのうちの列アドレスを役定するための? (剤) デコーダ、YO1は列選択信号線。をそれ ぞれ表している。また、入出方制御回路の中で、 SAO、SA1はデータ雑上の微小な信号位正を 検知するための検知回覧(センスアンプ)、 CSNOŁCSPO. CSNIŁCSPI#. ? れぞれ検知回路SAO、SA1の鰹島借号線、 CDDあるいはCD1は美知庭路の戦動信号発生 図路、PRO, PR1は、非動作状態において、 データ線対を短続するとともにセンスアンプの助 作に都合の良い重圧に設定するためのプリテヤー ジ国路、RCOあるいはRGIはデータ線対に見 れた信号(電应差)をメモリアシー外部に読みだ すための読みだしゲート、T1~T4は読みだし

ゲートを構成するNチャネルはIS-FET、 WG0あるいはTG1は外部の情報に従つてデー タ線を疑動する姿を込みゲート、T5~T8は1 つの書き込みゲートを構成するNチヤネルMIS - FET, ROO, ROO, ROI, ROJは納み だし終、WIO,WIO,WII,WIIは書き込 AM. RCSO, RCSO, RCS1, RCSI tt 融みだし割蜘蛛、WRO,WRO,WR1, WR1 は暑込み刺御線、をそれぞれ示している。また、 SWRO,SWRJは助みだし味から共通の読み だし続CRO、CROへ接続するためのスイツチ 函路、5WWO, 5WW1は各き込み線と共通の 者自込み格CW!, CWIを決続するためのスイ ツチ囲路、3860、3861は宏右いずれかの スインチを選択する語号。AKPはCRO、 CROへ鳴れた信号を検知増援するためのセンス 増展器、DOBは出力パツファ、DIBは入力パ ツファである。 本鉄施供では、入出力制御函数 CKTO,CKT1をデータ級対処にメモリセル アレーの左右に交互に配置しており、かつ入山方

調御回魁内の【/〇種を読みだし載(RO籐)と 書き込み線(WI鰻)に分離している。以下これ らの具体的な構成と効果を説明する。

郎!因(も)には飲みだしゲートおよび書き込 みゲート貿易の平面レイアウト圏を示す。一般的 には、メモリの画集積化が遊むとともに入出力態 卵母路 C i をデータ線ピツチでレイアウトするこ とが困難になつてくる。しかし本典超例のように 入出方制與回路をメモリセルアレーの左右に交互 に配置することで入出力制御回路のレイアウトビ ツテはデータ繋対ピツチの2倍、すなわち、2 dy にできるのでチツブ面積を大きく増大させること 無しにレイアウトが可能になる。高条数メモリに おいては、たとえばアイ・イー・イー・イー,ジ ヤーナル・オブ・ソリツド・ステート・サーキツ シ, 23(1988年)第1113貫から1119 頁 (IRRE, Journal of Solid-State Circults, vol. 23, % 5,0ctober 1988, pp 1 1 1 3 ~1118)に遊べられているように、隣接する データ級間の容量結合により信号対義音比が若し

く低下するという問題がある。メモリセルアシー 部分の容量結合維音はデータ様をメモリセルアレ ーの途中で交換する毎の方法により低減でさるこ とは知られているが、人思力制御回路部において は隣接データ原題の結合容量が場所により不均一 であるため雑音を低減することが十分に行えなか つた。水実施例では入出力制御風路のデータ線対 間にシールド尼の配線を配することにより、従来 に此べて苦しく線閉野最結合維督を低缺すること ができる。以下、これについて説明する。第1回 (b) に示すような入出力制御函路部のレイアウ トにおいて、データ終対間にデータ終と同時に話 破される他の信号砲線を配置している。ここでは、 例えば、数みだしゲートRGi部でデータ級と直 行して記録された飲みだし様RO、RO及び勧み だし緋海峡RCS,RCSはスルーホールを造し てデータ終と同時に形成される配紙材に接続され. データ味と平行に配置される。このようにするこ とで、データ線と隣接データ韓国の客生器量を低 彼することができ、読みだし動作に伴う経済を最

特開平3-273594 (14)

低階に抑え、安定な動作を期ずことができる。 次に、競出しスイッチSWRO、構込みスイッチSWWO、センス増幅服務AMOの具体的な認 成を範別する。

第1個(c)は読出しスイッチを収入す (i= 0、1)の構成例である。この目路は、複数の説 出し鱗ROi、ROiの内の1つを共通既出し林 CRO CROに基択的に接続するとともに、最 択されたメモリプロックの靴出し制御線 RCSi、RCSIの電圧を制御して、統出し級 に信号を取り出すようにしている。段回において、 T10~T17住N手ャネルMISFET. 1NV100はインパータ、NAND1ほ入力が 共に高レベルの組合せのときのみ低レベルを出力 する2人力の反航静趣機回路、をそれぞれ示して いる。メモリブロックが選択されて選択信号 SELiが高レベル、かつメモリが缺恐し状態に 方って書込み供母甲巳が商シベルになると、 MISPET T10~T13が維通、T14~ T17が非導通となる。したがって、統出し線

ROi、ROiはそれぞれ共通線出し軸CRO、CROに接続されるとともに、独出し制料線RCSi、RCSiは接地される。これにより、例えば第1回(a)において列遊択信号YOIが高レベルになると、T3およびT4が整通し、データ線対DO,DOの競圧並に応じて統結し縁ROO、ROOから設出し制御線RCSO、RCSOに送れる保護の意として信号が得られる。ここで、挑出し制御線RCSO、RCSOは、統出し制作だけを考えると、必ずしも分類する必該はないが、後述するように並列テストを行なう場合には、分離が不可欠である。

メモリブロックが非面切となり、選択信号 SELiが低レベル、またはメモリが書込み状態 にあって書込み信号WBが低レベルになると、 MISPET T10~T13が非導通、Tl4 ~T17が導通となる。したがって、数出し線 RO1、ROiおよび統出し刻御線RCS1、 RCS1は同一の電圧(ここでは中間電圧分とし

に被統される。これにより、例えば第1回(a)において列道択信号YOIが高レベルになってTSおよびT4が単遠しても、創出し採ROI。 ROIから配回し動物採RCSI、RCSIに電流が流れることがないため、例えば第4回において添べるように、1本の列連択指号線で複数のメモリブロック(選択ブロックと非透訳ブロックを含む)の列アドレスを選択するような場合に都合がよい。

第1回(d)は客込みスイッチSWWi(j = O 、1)の鏝取例である。この回路は、投数のお込み縁以1i、WIiの内の1つを共通告込み続にWI。 CWIに歴史的に接続するとともに、避訳されたメモリブロックの書込み割約線WRIを高レベルにして、響込みを行なうようにしている。即関において、T20。T23~T26はNチャネルMISPET。INV101~JNV103はインバータ、NAND2は2入力の反釈論環際間路、をそれぞれ示している。メモリブロックが

遊訳されて選択信号SPLiが高レベル、かつメモリが普込み状態にあって書込み信号WEが高レベルになると、MISFET T20~T23が東通、T24~T25が非環道となる。したがって、署込み線WIi、WIiはそれぞれ共通書込み線CWi、CWiに接触されるとともに、審込みが抑動WRiには高レベルが出力される。これにより、例えば野1回(。)において列西択信号YOIが森レベルになると、T5およびT6が準温し、データ線対D0、D0は群込み線WI0、

WICに接続され、殺込み終上の病込み問題はデータ終に責意込まれる。

メモリブロックが非選択となり、選択信号 SELiが低レベル、またはメモリが競出し状態 にあって登込み信号WEが低レベルになると、 MISFET T20~T23が非海通。T24 ~T26が構造となる。したがって、登込み級 Wli. Wliは何一の電圧(ここでは中間電圧 HVL)に接続されるとともに、豊込み動物級

特開平3-273594 (15)

WR(は飲レベルになる。これにより、例えば第 1個(a)において列連択信号Yの上が高レベル になってT5およびTGが導通しても、データ様 と書込み線とは構造しないため、例えば第4例に おいて述べるように、上本の列連択信号級で複数 のメモリブロック(選択ブロックと非過訳ブロッ クを含む)の列フドレスを遊削するような場合に 能会がよい。

次に、第1回(e)は共通級のし起CRO、CROに被みだされた信号を増加するためのセンス増加回路の構設を示している。同四において、amplは共通統はし級CRO、CROを入力、d1、d1を出力とする第一のセンス増加回統、amplはd2、d2を入力、d3を出力とする第三のセンス増加回統、amplはd2、d2を入力、d3、d3を出力とする第三のセンス増加回統、T42、T43は第三のセンス増加のとする第三のセンス増加のサーは可能を助作的に砂加化するためのMJSPETである。第一のセンス増加のMJSPETである。第一のセンス増加に砂加工で構成される。電流和の2つの構造電圧製造の端で構成される。電流和

正変損国所は送勤物値同略 DAI、 Pデャネル
MISPET T30、 Nチャネル
MISPET T31とからなる。また、第二の
センス増幅回路 amp 2は同じ背級の2つの登動
用幅型はDA3、 DA4で作成される。第三のセ
ンス増版回路 a mp 3 は2つの反転誘導和回路
MORI、NGR2、2つのインバータ
INV105、INV106で構成される。

次に、本典施制の動作を第1回(?)および(e)の動作技形を用いて説明する。なお、ここでは、データ繰りの。DOに放出された情報を設めたり、外部からの情報をDO。DOに存む込む場合の例について説明するが、同様の動作はメモリアレー内の全てのメモリセルに対して選択的に行なうことができるのは自明である。また、ここでは動作電圧が)。5 Vの場合について説明しているが、これに融合ず他の数圧で動作をせても、本免明は同様に適用でき、かつ関様の勃発を得ることができる。

まずはじめに認出し動作を難1酉(1)により

説明する。プリテヤージ回路銀PROの制御信号 PCが時間もので立ち下がり、データ終への予修 変電動作が終了する。続いて遺根されたワード線 WO がし1 で立上り、メモリセルからデータ線 DO、DOに信号が設みだされる。次に、t3 にセンスアンプ駆動信号CSPを中間電位から Highレベルへ。CSNも中間危位からLow レベル にし、センスアンプSAOを配動する。これによ り、データ級に放みだされた信号がセンスアンプ によりstigh, Low に増幅される。ここで、本実施 例では、データ線は跳みだしゲートRGO 中の トランジスタエ1。T2のゲートに袋銃され、ト ランジスタT3.T4を通して、読出し袋ROO。 ROOへ接続してある。選択された天出力回路 CKTO の抗出し創御職長CSO, RCSU は も1においてLow に駆動される。この種或により データ線と総出し線は分離されるため、データ終 がlligh, Loo レベルに確定する前の短報途中にお いて、ここではヒB において、列選択借分譲 YOlを入力してもデータ県の情報を破機するこ

とがない。したがって、データ騒の情報を破壊す ること無しに統出し線へ伝達することができるの で、競みだし動物の構造化が飼わる。なお、健康 に比べて高迭化できる瑶山、および効果について は後で詳しく述べる。ここで、就出し権および共 通競出し膝の信号電圧、すなわちROGとROG およびCROとCROの程圧型は約20mV程度、 ガーのセンス増加自路の出力債券規模(111と る1の電圧器)は約200m∨程度、第二のセン ス増幅回路の出力信号版幅(82と32の電圧差) は1十1、5V租屋でおる。すなわち、第一のセ ンス増幅回路の電圧増幅率は約10段度。第二の センス増幅回路の低圧増幅単は約5~7程度であ る。 利三のセンス増幅回路の数圧増頻率は1-2 程度である。但し、欝三のセンス増製回路には出 **北浦蝦を配位する鉄道。いわゆるラッテ機能があ** る。すなわち、入力の借与も増順した彼に入力を ともに10wにすることにより、次の入力が入る までは先の入力に応じた出力が保持される。これ により、第一から第三の増額回路の金でを常に動

特間平3-273594 (16)

作状態にする必要がなく、出力された後には、第 一あるいは第二あるいはその両方の増幅回路を非 動作状態として、消費電力を拡減することができ る。

つぎに、設出し動作に扱いて基色込み動作を行なう場合の例を第1回(g)を用いて説明する。 阿回において、最初の統出し動作は第1回(f)

第2箇(c)は従来のセンス増収回路と、本発明 によるセンス増幅回路の動作被形を儀式的に示し たものである。従来回路では、メモリセルMCか ら、データ線(DO, DO)に簡出された機小信号 は、センスアンプSAOで肩帽された後、列退択 低号YOIで創御されるMISFET T50, 丁51をオンにして、就出し娘(100, 100) に伝えられていた。世来祖銘には、高迭化を妨げ る2つの問題がある。1つは、センスアンプでチ 分に増加された後、MISPETをオンにする必 要があることである。そうしないと、データ級 (CD約0. SpF) と説出し報(CR約8pP) に、数10倍の容量差があるため、大きな電荷が 放出し終から流れ込んで、せっかく増幅しかけた 情報が脱機されてしまうためである。もう1つは、 庭勤協力の小さなセンスアンプで、大きな賃金額 量の読出し線を200m Vという大きな電圧まで 増幅する必要があることである。これは、次段の 第二のセンス境質四路の信号検出感度のためであ δ.

と何じである。 t 9 においてW E が h i s h になると列退択信号級 Y O 1 が li z h のままで、RCO の か 対信号線 R C S O が は V L (O . 75 V)、 哲 e 込みゲート W G O の 制 物 信号線 W R O が li z h になる。 これとともに 書き込み 用の入 出 の 減 出 i O 、 W T O に 書き込みのデータ を 与えると、 書き込みゲート W G O 内の トランジスタ T S、 T 7、 および T B、 T 8 も 通してデータ 鍵 D O。 10 へ データ が 数 e 込まれる。

以上の初に示したように、書き込み動作と読みだし動作で1ノ〇級とデータ線制の伝達インピーダンスを変化させる一手段として、被みだし動作マージンと書き込み動作マージンをおのおの個別においてもあたることができるので、低電圧動作においても動作の高速化及び安定化を図ることができる。

次に、本実施例で用いたセンス増展回路の助果 を第2回により説明する。第2四(a)は近米の センス増展回路。 (b) は本発明によるセンス増 毎回処の構成を模式値に示したものである。また

そこで、水発質では、データ製の領导をから、 で受けたNMOSトランジスタで1, T2を転換け、 を受けたNMOSトランジスタで1, T2を転換け、 を受けたNMOSトランジスタで1, T2を転換け、 を受けたNMOSトランジスタで1, T2を転換した。これに、 で受けたNMOS トランジスタが1, T2を転換した。 のがおからいまからいます。 を対けれる以18年ピア T3, T4を を対けれる以18年ピア T4様ができる。 を対けれるため、データ級のだすにといる。 を対けれるため、一般のです。にはができる。 を対け、低度に動かたことには、 のいったに、 のいったに、 のいったがでする時間が大幅に がいるというに、 のの方がない。 というに、 のの方がない。 というに、 のいったができる。 を使いるというに、 のいった。 のいるというに、 のいるに、 のいる。 のいるに、 のいるに、 のいる。

第2因(d)は、 近来のセンス増額回路と本登明によるセンス増級回路の動作速度を計算後とも ユレーション結果をもとに比較したものである。 ここでセンス時間とは、 センスフンプを起動する ための信号でSN, CSPが投入されてから、「

箝附平3-273594 (17)

ノの級に200mVの信号電圧が得られるまで (健衆の場合)の選延時間、あるいは第一のセン 入時報回路の出力に200mVの出力が得られる まで(本発明の場合)の遅延時間で定載している。 本発明の回路により、1,5 Vで従来に比べて 20mm高速化されることから、本発明が低電圧 でかつ高速に動作することが派された。

以上述べたように本実施例では、入扱力制例包 時をメモリセルアレーの左右に交互に配置し、か の試みだし無と書き込み用の入出力線を分離する ことで、低電空動作においても動作の高速化及り 変定化を図ることができる。さらには、読出出る の信号を検出する第一のセンス増幅調整用の MISFETとデータ線の電圧を被出し線の電波 に変換するためのMISFETを相続の構成とする に数検するためのMISFETを相続の構成とする に数検するセンス増幅四角を提供することが できる。

男3回はさらに動作の安定化を図るための実施

剣である。前に述べたように、入出力制御習黙惑 ではデータ終間の寄生容量を低級することができ た。ここではメモリセルアシー部においてデータ 終節の衛生容量のバランスをとることによりさら に動作の安定化を図つている。すなわちデータ様 を一般対ごとにメモリセルアレーの中央部にお いて交走させる。Dl, Dlとデータ線DC間の 寄生容量はそれぞれCcQlL、CcQlsである が、CcOlitCcOlit-敗するのでDl. DIとデータ級DO関の存生容量は等しくでき る。同様にD1、DIとデータ線D2 間の哲生 容量も等しくできるので、対となるデータ級同患 で脳接データ禁との整生容量のバランスをとるこ とができる。したがつて、メモリセルアレー内に おいてもさらに読みだし動作の安定化を図ること ができる。

第4個は複数のメモリセルアレーが存在した場合の実施例であり、ここでは触みだし動作を説明する。入島方効砂圏縣CKTijは左右のメモリセルアレーで鉄用し、CKTijと各メモリセル

アレーの間にはT80~T63 で示すスインチ トランジスタが経抜され、それらのゲートにはメ モリセルアレーの選択信号であるSHR3Jが入 力される。SWR主は彼みだし線ROと複数の Rの線で此用する共通膀出し線にROへ接続する スインチであり、このスインチへもメモリセルア レーの選択誘导SFR13が入力される。 SHRiすはあらかじめdighにセツトされており、 たとえばメモリセルアシーMA2 が選択される L. SHRIR, SHRSLOATLOV KTE. 2 こで、列遊択信号YO1が遊訳されたとするとデ ータ移口1. D1. およびロ0. D0 へ放みだ された信号は入出力制御回路 CKT12, CKT23を通してRO12, RO12, RO23、RO23へ飲みだされる。これらは、 さらにスイツチSWR1,SWR2を通して、 最通の!/O様CROO、CROO、CROI。 CRO1へ誘みだされる。このように、複数のメ モリセルアシーが存在した場合にも、入出力制御 囮煞をメモリセルアレーのたちに交互配変し左右

のメモリセルアレーで共用することはチツブ面積 を大老く増加させることなく、これまで述べてき た特性の必智が実現できる。

振5回(a)は本発明を用いた政府テストの実 遊倒である。並列テストは列還択信号を同時に挺 数選択(多重選択)することによつて行う。すな わち、並列アスト時にはテスト間券でESTによ り、列進択信息を多重に選択する。これにより、 **読みだし動作では、多点度に応じてデータ場の度** みだし供号が読みだし終に問時に終みだされる。 同時に説みだされたデータ終の情報がすべて一致 していれば、読みだし様ROとROは一方が疏み だし情報に応じて"likish"の常圧レベル、強方が *Lov * の低圧レベルになる。もし1つでも政情 投が始みだされたとするとROとRO共に"Lov " の恒圧レベルになる。一方、歯さ込み動作では、 費を込み用の人出力線から退択された曲を込みが ートに接載されたデータ線に書き込まれる。ここ で、本発明では此列テストの場合にも新たにテス ト用のI/O隷を設けること無しに並列テストが

特限平3-273594(18)

行え、通常のテストと同様にデータ扱からAMP へ糟糕が伝えられる。また、臓みだし用の何号級 と書き込み用の信号献を分離しているので、前述 したように読みだし動作と群を込み動作で各々の 別に動作マージンを設定でき、多重点を増やす上 での側裂は無くなり、高度の終列統出し/書込み が可能になる。両額で、競みだしゲートRGの駅 動信号RCSは対視とし、読みだし動作において は俎し梅RO。 ROへ接続されるRCSを分離し ている。これは多重度を増やしたときにも1つの - 誤説みだしを塑削するために有効な手段である。 ・多弦原を増やすとROからRCSへ終れる保護を 塩やす必要がある。一方RCSからGNDへ流れ る電流は観出し綴の配線抵抗によりある一定で楚 和する。いいかえれば、RCSの饱位が上昇する。 そのためRCSを分離しないと誤疏みだしがあつ た側の(/〇様の間号電光は多里度の上昇と共に 低下し執出が困難になる。RCSを分離すること により誤読みだしを行つた餌のRCSの電位はよ 昇せずROからRCSへ荒れる鬼流のみを終出す

ればよいのでより精度の高い検別ができる。以上述べたように、本発明は高度な故刻テストを可能にするのでテスト時間の大幅な短點を実現できる。 第5 四 $\{b\}$ は多世度を決定する具体的側點の実施例である。列デコーダアロへは通常 $\{c\}$ のかられる。 $\{c\}$ の $\{c\}$

さるので多数反乱とにできる。

を残チコーダに入力すれば多型寝をりにできる。 以上、第5回(b)および(c)に示した突旋例 をもとに兼列テスト時は列デコーダを多重に選択 でき、通常のテスト時にはテスト信号でであてを Lov にすることによつて L本の列起択信号を選択 でさる。 節5回(d) は並列テストを実現する ためのセンス増幅組織の実施例である。並列テス ト時のテスト越来を出力する方法について韓国に より説明する。通常の設出し動作に厳しては、 a m μ 2 T を構成する2つの差動機無函数DA4. DASの反転および非反転入力には、電流発圧変 数後の出力をそのまま入力し、それらの出力を amg3に入力する。並列テスト時には2つの差 動増額函格DA4、DA5の非反転入力には基準 低圧としてVerを入力する。並携テストにおいて、 多重に選択されたデータ様に1つでも抵荷報が含 まれている場合は、RO、ROにはともに最級が **說れる。したがつて、第一のセンス増収回路** BMP1の監接電圧受換出力は1, dlは共に低 いレベルになる。一方、基準電圧 VRT を電流電圧

変換出力の話レベルと低レベルの間の電圧に収定 しておく。こうすれば、1つでも抵倒収が含まれ ている婚合は、2つの意動増頻四節DA4, DASの出力には高レベルが出力される。すな わち、と2、 12共に高レベルの場合には値列に 設出した情報が抵抗観を含んでいると判定でき る訳でねる。並列テスト時には下PSTをLou に することによってこれらの出力を判定四路TEI に取り込む。TEJは82、日里の出力電圧にむ じて豆RRにHighまたはLov を出力する。ずなわ ち、並列テストの結果がすべて近しければ、 ERRはLov を出力し、1つでもまちがつていれ ばIIIshを出力する。このようにして多重度をあげ た越列テスト結果の判別も本務明による入出力照 路方式ならびにセンス増幅回路を用いて行うこと ができる。

第5回(a)は並列テストに思いる基準電圧で st発生回路の実施例である。同園においても前に 述べた電流一電圧変換整路を用いており。並列テ スト時には並列テスト語号TESTEHighにする

狩閒平3-273594 (19)

ことでVarを発生している。この回路においては、 電流電圧変換回路の入力に信号電流の約半分に根 当する苗米程流を与えている。これにより両方の R O 線に信号電流が流れると、変換後の電圧はV ntより小さくなる。また、並列テストの結果が正 しければ一方の変貌後の電圧はVatよりも大きく なる。したがつて、変数後の電圧をVatと比較す ることにより、テスト結果の判別が可能になる。

第5図(f)は書き込みスインチSWWの具体的突然例である。WEは書き込み信号である。本決定例は第4図に基づいて複数のメモリセルアレーが存在した場合であり、5%Wのお倒のメモリセルアレーが動作すると仮定する(SELIRが High、SELLがLov)。並列テスト時はTESTがLov である。読みだし動作時はWEがLov であり回路WSTによりWI、WIを同程位にしておく、書き込み動作が開始されると、WEがItahになる。GRK入力する信号は触みだし動作においてはすべてHighになるので、WERはLov に、一方のWELはHighになる。したがつて、多き込

み制的信号WRはHignになるとともに、NチャネルMISFET T77, T78およびPチャネルMISFET T75, T7GをとおしてCWI,CWIかちWI, WIヘデータが含き込まれる。

ば、情報"1"の電圧レベルのみを任度に設定できる。さらに、情報"1"の常圧レベルを一対おきに要えて設定することもできる。したがつて、データ級場の結合報音をテストする時のように、一対おきに、情報が反駆するぞりぎりの電圧を書き込むことができ、マージンテストを行いたい場合に有効である。また、メモリセルの情報優特になどのテスト時間の短縮も図れるなどの効果もある。

第7回および第8頃に、本発明によるワード既動回島の1 策論例を示す。本実適例の総数は、使来のダイナミック型のワードドライバに変えてイック型のワードドライバを用いたことである。またその数額として常に、データ発電圧でしまり、以及もの数値を整生する。以下の数値を整生する。以下、本実施例の動作を設ける。まず、アドレス信号Aiにより、Wレベルになり、Manacata

る。そうするとトランジスタQTを通してN2の ノードの機材が引き抜かれ N2 も L o w レベルと なる。そうするとトランジスタQD1がオンしつ ード展ΨをVCHのレベルにまで立ち上げる。 VCHのレベルは VL+VT (QS) 以上である からメモリセルCSには最大VLの電圧が書き込まれる。

吹に、プリチャージサイクルでは、まず ♥ P が しっwレベルとなりこれによりQ P がオンレノー ドN2をVCHにする。そうすると、Q D 1 がオ フしQD2がオンするからワード額 W は L o wレ ベルとなりメモリセルには電荷が保持される。

以上のように、本実施例ではドライブトランジ スタのゲート電圧がLowレベルで動作するので 電源電圧が低くなってもワードドライバとして安 まに動作する。

第11回は、第7個のワード緑脂電圧変換図路 VCHGの具体的実施例を承している。また第 12 関はその回路の起動時の内部被形と入力タイ ミングを示している。本実施例の特徴は、低電波

特開平3-273594 (20)

電圧でも迷い立上りと高い伝力整定を得るため、 チャージボンプ回路において、その出力電圧をプ リチャージトケンジスタ (所11間のQB) に帰 速していることである。以下動作を説明する。

まず、入力パルスを、すがそれぞれらうまた、 Lowの場合を考える。この時ノードBの電圧は VLかちQCを通して充意されるためVL-VT となる。一方ノード人はコンデンサC人、CDに 替えられていた意前とすの根隔で決まる値となる。 本実施例では、この程圧を

VLと板定している。次に、々、→の電圧が入れ 替わるとノードBはCBにより昇圧されVL ーVTキaVLとなる、ここで、aはCBとノー ドBの全容量の比である。このときノードAの電 庄はBの電圧からQAのVTだけ下がった電圧 りL-2VT+aVLとなる。

次に、再びも、予の電圧が入れ替わるとノード Aは選び昇圧される。もし、このときそれがVL よりるだけ高いと、ノードBの電圧はQCにより VLーVTにプリチャージされているから、QB

ージ電圧を高くし紙電源電圧でも高い出力電圧を 切ることができることである。例えば、VL= 0.8(V).VT=0.5(V)とすれば、係 環がない場合つまり Q B がない場合、ノード G の 電圧は低大1.1V(a=1のとき、2 V L ーVT)までしか上がらずその結果ノード A は 1.4 V(3 V L - 2 V T)、 V C H は O . G V (3 V L - 3 V T)となる。それにたいして Q B がある場合は、それぞれ1.6 V(2 V L)・ 1.6 V(2 V L)、1.1 V(2 V L - V T) といずれも結告より高くなる。

郷17 関は、焼運用トランジスタQ1 がある場合(本売所)と、ない場合(従来方式)との昇圧 电を計算機シミュレーションにより比較した結果である。ここで、実験はトランジスタのしきい最低にが振覚のもの、破験はそれが低いものを示している。この図から、従来方式ではいずれも包に対策圧が1~1、5 V で急激に低下しているのに対し、本党明では O。8 V まで一定であり、任電版でも安定に制作することがわかる。なお、こ

がオンレノードBの租圧をさらに5だけ上げる。 姓って、次のサイクルでノードBはさらに高く異 圧され、ノードAの電圧もさらに高くなる。以上 のことを辞返しながらノードAの電圧は上昇し、 最終的にはVLと2VDLの間を投資するように なる。

この出力に、2で示す軽微函数すなわちダイオード接続したMOSトランジスタQDを接続し、さらにその出力に年齢コンデンサCDをいれると、 界圧された直旋電圧VCHとなる。この出力電圧 は、無負荷状態で2VL-VTとなる。

ここで、QAとCAを設統した国路を二つに分け、それぞれの国路の出力点、すなわちQAと CAとの接続点の一方を整波回路2に、もう一方 をQBのゲートに接続すればQBのゲートは負荷 回路と分離されるので、ゲート電圧は負荷飼料に 電流が流れないぶん高くなりさらに速くノードル の電圧を立ち上げることができる。

本回路の特徴は、先に述べたように出力電圧を プリチャージ回路に帰還することによりプリチャ

こで製缶回絡ではトランジスタのしきい値覚定に よる電圧性下はないものとした。

第13 図および祭14 図に示す疾施例は、そちに高い出力電圧を得るための図館である。本実施的の特徴は、難遂用トランジスタでの暫に降下を放送させるためそのゲート程圧をチャージボンプ回路の出力電圧と同節させて、出方が付主するレベル(2 VL)のときはそれよりVT以上高く、Lowレベル(VL)のときはVLとしたことである。

新13個においてCPとQDは前述のチャージポンプ回路と整派回路である。また、Q1~Q19、C1~C1が追加した楽子で、Q1はは は用トランジスタ、Q2~Q10、C1~C3がQ1のゲート電圧を制御する四路、Q11へQ13、Q15~Q18、C4がゲート早月日コンデンサC3の交種回路、Q18がVCHの立上のチンサンサC3の交種回路、Q18がVCHの立上のサールを上ののプリディージャンジスをある。また、PA、PAはチャージボンプ回路のためPB、PRはゲート電圧制御回路の影響信号であ

特開平3-273594 (21)

る。以下に動作を説明する。

1は、先に述べたチャージポンプでPA、PAが交互に刊ish、LowとなることによってノードAの環底は昇圧されてしたBVし(β≒2)の間を往渡するようになる。このとを、PA、PAは第8階に示すように刊ishの期間がお互いに重複しないようにする。これは、第5圏で上記PAに相当するもがOVに下がりきらずに、ノード3の電圧がまだVL+VT以上になっているときに、上記PAに相当するもが立上りフードAの電圧が上昇するとQAはオン状態であるから、QAを通して愛駆倒にCAに貯えられた電荷がもれてしまうからである。

次に、整流回路であるがPA、PBがLow。 PA、PBがHighのときQ4のゲートはC1 によりVL+VT以上に具定されているからQ1 のゲートGの低圧はVLに多しくなっている。こ のときノードAはVLだからVCHからノードA への遊院はない。また、Q11のゲートは、 Q13、Q18によりC4をVCH(2VL)

なお、この実施例ではPBはPAより先に Lowレベルとなるようになっているが、これは Qlのゲート電圧がまだVL+VT以上のときに PAがLowになりノード人の電圧がVLとなり 出力からノードAに電荷が逆流するのを助ぐため である。また、Q4、Q7のソースのようにゲート 計算回路の最低電位をVLとしているのは、トランジスタの電磁側の電位無を小さくするためで ある。これにより電格側の電位無は2VL以下と なり他の部分と同じ後細トランジスタが使用可能 となる。

以上が無しる関に示した実施例の特徴であるが、 四回において、Q7、Q10を削除し、Q9のゲートをQ4のゲートに接続しても何様な効果が持 られる。何えば、アBがVL、アBが0のときは ノードCがVCH+VL、Q4、Q9のゲートは VLとなるから、Q4はオフ、Q8はオンし、ノードCはVCH+VLとなる。一方、PBがO。 アBがVLのときは、ノードCがVCH(2VL) 、Q4、Q8のゲートは2VLとなるから、Q4 - VTドプリチャージしたのもPA (VL) で昇近するので、3 VL - VTとなる。従って、 VL ≥ 2 VTならば VCH (2 VL) + VT以上に昇圧されノードCは VCHとなる。このとき、 Q10のゲート、ソース耐難圧は VCH - V Lで VTを超えているからオンレロ Bのゲート単位は ノードCと等しくなる。したがって、 Q8 はオフレノードCからノードGへ電流が流れることはない、

次に、PA、PBがおigh、PA、PBが LowとなるとノードAは2VL、ノードCは VL+VCHとなる。一方、Q7のゲートはC3 によりVL+VT以上に昇圧されるからそのソースはVLとなる。すなわちQDのゲートはVLとなる。すなわちQDのゲートはVCHとなるからそのゲート、ソース開業圧はVCHとなりQBはオンしQ1のゲートはVL+rVCH (Y=1)となる。使って、第11回の実施例のようにVTだけ降下することなく2VLがそのまま出力される。

がオン、 Q 9 がオフレ、ノード G は V しとなる。 第 1 5 暦、 第 1 6 國は第 1 4 頃のタイミングを 発生するための個略である。 第 1 5 國においてイ

ンパータI5一IS、根杭R2、コンデンサ C2. NANDU-FNA2, NORY-F NO 1はPA、PAの重装を助ぐための製器、 12、13、R1、C1はPAとPBの立ち下が りの避妊時間を決めるための目外、19~113、 NA3はPAとPBの立ち下がり時の遅延をつく る四路である。また、I14~125はパッファ 用のインバータである。これは、殷敷の奇遇をえ | 同じなら何段あってもよく、負荷の大きさに応じ て調整すれば良い。第18回は前記留路の入力パ ルスOSCを発生するための回路例である。この 周郎は一郎にリングオシシータと呼ばれている。 本際路の特徴は発掘周波数の電頭電圧による姿動 を抑えるためにR、Cの時定数をインバータの選 延曜団よりも充分大きくなるようにしたことであ る。このため、トランジスタのVTと意思電圧の 比が1対3以下でインバータの遅低時間の電影電

特開平3-273594 (22)

圧色存住が大きくても発掘局改数は安定になる。 以上の対策に加えて、影11回、群13回の実 旅劇のトランジスタのVTを低くすることにより さらに低電圧での動作が安定になる。これは、低 VT化によりトランジスタの配動的力が増加する ためである。低VT化によりサブスレッショルド 電達も増加するが、電圧変数回路の素子数は高く 数10個程度なのでチップ全体で見るとほとんど 無視できる。一方、ワードドライバ、メモリセル も低VT化により軽動能力が増加するが、前者は Mピット級のDRAMで!O'~10*個も使用す るためトランジスタのオフ状態で流れる調れ電波 が無极できなくなる。また、後者では最前の係的 時間が強くなりリフレッシュの間隔を慰くしなけ ればならないという問題が生ずる。これは、最も 消費電力の増加につながる。従って、VTは電丘 凝集四略は低く、ワードドライバは領地、メモリ セルは機能より高く設定するのが疑も且いことに なる.

以上のように本笑顔例によれば盤光用トランジ

次に、本税明を中間電圧発生回路に適用した実施例を説明する。なお、以下の実施例の説明の中で、高いほうの電源電圧を裁す記号としてVCCを用いているが、今まで用いているVLと異なる必要はなく、そのままVLで置き換えてもなんら

益し支えない。また、中間能圧を表す記号として HVCを用いているが、今まで用いているHVL と異なる必要はなく、そのままHVLで置き換え てもなんら登し支えない。第18回は木苑明によ る程圧フォロワ団路の構成例である。この四路は、 入力に印加された電圧にほぼをしい電圧を出力し. 大きい負荷容量を配動するようにしたものである。 同因(a)で1は藍一のコンプリメンタリ・ブッ シュブル回路であり、NチャホルMOSトランジ スタTN2とPチャネルMOSトランジスタ TP2、およびパイアス角電圧源VN1、VFL により構成される。 2 はカレントミラー型のプッ シュブル機幅回転であり、ガレントミラー回路を 成す NチャネルMOSトランジスを片TNIと TN3. PチャネルMOSトランジスタ対了P1 と丁F3、とから構成される。3世野二のコンプ リメンタリ・ブッシュブル図路であり、Nテャネ ルMOSトランジスタTN4とアチャネルMOS トランジスタTP4、およびバイアス用電圧原 VN2 VP2により構成される。

この函数の各種トランジスタや電圧原の定数設 定と定営収益における動作を説明する。他年級 VNIとVP1の誰は、それぞれトランジスタ TN2とTP2のゲートしまい類電圧にほぼ多し くなるように選んでいる。これにより、どの概な 動作条件下においてもトランジスタエN2と TP2の同方が同時にカットオフすることがない ようにしている。このため、当カインピーダンス が落くなって、電位が定まらなかったり、負荷条 件によって出力電圧がふらついたりするのを防ぐ ことができる。包圧脳の低をトランジスタのゲー トしきい他健圧にほぼ等しくすることにより、定 対状態において二つのトランジスタを黄酒して液 れる電視を低い値に抑え、幾種回路の特機時の電 力を小さくしながら、高い負荷駆動能力を得るよ うにしている。このようなパイアス条件での動作 は一般にAB級動作と称される。さず、TN2と TP2に流れる電池値を、それぞれIC1、 I D 1 とすると、これらの難流は、それぞれPチ ャ本ルMOSトランジスタガTP1とTP3。N

特爾平3-273594 (23)

チャネルMOSトランジスタ対TN1とTN3とからなるカレントミラー国際により、TP3を流れる電流IC2、TN3を流れる電流ID2に変換される。IC1とIC2の電波比は、トランジスタTP1とTP3のま比に、ID1とID2の電流比(ミラー比)は、トランジスタTN1とTN3の身比に、それぞれほぼ等しくなる。すなわち、

$$M_{P} = \frac{I C 2}{I C 1} = \frac{\beta \tau_{P_1}}{\beta \tau_{P_1}}$$

$$M_{P} = \frac{I D 2}{I D I} = \frac{\beta \tau_{P_2}}{\beta \tau_{N_2}}$$

である。この比を1以上の値にすることにより、 電流を増減し、次数の気積(端子3、7)の範疇 協力を高めることができる。本発明では、この比 を1~10程度の鍵に選んでいる。電圧値VN2 とVP2の値は、第一のブッシュブル回路と環境、 それぞれトランジスタTN4とTP4のゲートし きい値度圧にほぼ等しくなるようにしている。こ れにより、第二のブッシュブル回路もAB級動作 を行なうようにしている。

さて、第一のブッシュブル国路が定常状態すな わち」C 1 = 1 D 1 が成り立っている状態からず れた場合にどうなるかを説明する。出力電圧を定 常状態から強制的に選圧 8 V だけ変えたときの電 波旋は、以下のように表される。

ICI - IB1 « -
$$(\sqrt{2B+1} + \sqrt{2B+1}) \times \delta V$$

+ $\frac{(BH - BP)}{2} \delta V^{2}$

ここに、βNとβPはそれぞれトランジスタTN2 とTP2の月を、Iは定常状態において第一のブッシュブル回動に洗れる電流(すなわちI= IC1=ID1)をそれぞれ示している。

今、簡単のために、TN2とTP2の特性がほぼそろっており、 β m と β o が答しい(β \simeq β m \Rightarrow β o)と仮定すると、上式は

となる。また、二つのカレントミラー劉輅のミラ

一比が等しい(M=M#=MP)とすると、

となる。

研えば、K = 5. β = 1 ±A/P[±]、1 = 0.2 μAと すると、出力電圧がり、1 V 無下したとき(8 V ± - 0.1 V)には、IC2 - IO2 = 20 μAとなる。

躍動する場合に比べて、格及に高い顕動能力を持たせることができる。また、定常状態のパイアス 電流を十分体い値に抑えても、誤逆を増幅するこ とにより高い軽動電流を得ることができる。また、 この回路は上式からも容易にわかるように、誤遊 の方命に対して対称に動作するため、出力の充電 と飲意に対して同じ軽動銃力を得ることができる。

次に、本国路の電圧フォロウとしての特度について説明する。本個路は、出力を正の鉄をも第一のプッシュブル回路を検出し、それを増幅した信号で第二のプッシュブル回路を転動するよの気についる。したがって、出力電圧特度(入の電圧を1 で決定される。第一のプッシュブル同路の電圧結び、プル路は第一のブッシュオル同路の電圧を2 で決定される。第一のブッシュブル路はおいて、定常状態すなわら「CIN」と対象に立つ条件を求めると、入力電圧V(IN)と対力をEV(OUT)の関係が得られ、次式のようになる。

$$V(DUT)-V(IP) = \frac{\beta_B \times (VR1 - VTN) - (VP) - VTP)}{\beta_B + 1}$$

特照平3-273594 (24)

まさね、

BR # V BTH& / BTP:

であり、またVTNとVTPはそれぞれNチャネ ルおよびPチャネルMOSトランジスタのゲート しまい個像圧の格片値である。この尖から明らか なように、VNIとVP1にそれぞれVTNと VTPの催化に追旋して変化する特性をもたせ、 かつトランジスタのまを適正に選ぶことにより、 製造プロセスのばらつき噂によりNチャネルトラ ンジスタとアテャネルトランジスタの満子特性が 独立に変化しても、出力と入力の電圧差を奪にす ることができる。上述したような電圧調は、次の 実規例で説明するように、各チャネル選笔型の MOSトランジスタのゲートとドレインを接続し、 それに肝定の重波を混す事により密器に積成する ことができる。一般に、異なる導電形の最子間で は特性にばらつきがあっても、同じ基礎型のトラ ンジスタは同じ製造工器を終るため、崇予間の袋 姓恕は十分小さな笛に抑えることができる。特に、 加工が状のはいたでは、ゲートは対してか大きな低でというとに対してか大きな性差をもってきる。例は性差をトガーとによることができる。例は性差をトガーとなができる。例は世界では、大力のにすることがあると、例は世界では、大力のがあるが、変なっての差は、をあっているのががあるががあるががある。のでは、新いいには、大力のなががあるが、変なっても、のでは、大力のなががあるが、ないのでは、大力のなががあるが、大力のなががあるが、大力のながが、大力のながが、大力のながが、大力のながが、大力のながが、大力のながが、大力のながが、大力のなが、大力のなが、大力のないが、大力のないが、大力のないが、大力のないが、大力のないが、大力のないが、大力のないが、大力のないが、大力のないが、大力のないが、大力のないが、大力のないが、大力のないが、大力のないが、大力のないが、大力を表している。

さて、次に通磁時の動作を同図(b)を用いて 説明する。今、入力電圧 V(IN)が時刻と Oか らょうにかけて降下し、跨刻に 4 からと 5 にかけ て上昇した場合を考える。入力電圧が降下した選 後は出力がすぐに追従しないので、トランジスタ TN2は時刻で1 からと2 にかけてカットオフ状 感となり、電流1 C1 の値はほぼ Oとなる。これ

に対してID1が増大し、備子6の低圧V(6) を低度VSS(0V)まで引き落す。これにより、 トランジスタTP4の解動能力が増加し、出力 OUTを高速に放散する。時刻に2を過ぎて、出 力電圧と入力電圧の差が小さくなるとトランジスタ タTP2が準通し始め、最終的に入出力所の程圧 強が無くなる時刻に2においてIC1=ID1と なり、定常状態になる。入力電圧がVCCまで上昇 し、出力を高速に充電する。

・以上説明したように、水巻明によれば、製造工程のは6つきがあっても、入出力程圧間の製差が少なく、過歳時においては、火寒量の会質を改まてた。次は、水寒量の会質を提供することができる。なお、水脈がは電圧フォロッを提供することができる。なか、水脈がは電圧でファビを受けている。なり、高性能な電流検出国路として用いることも可能である。

次に第20回を用いて、先に示した回路をダイ

ナミックメモリの中間**常庄(VCC/2)**発生回 路に適用した実施制を説明する。 第20日(a) は本路明による中間電圧略生回路の棟底例である。 阿園において、30体装準型圧発史回路、31は 第一のコンプリメンタリ・ブッシュアル副語、 32はカレントミラー配増幅回路、33は郵二の コンプリメンタリ・プッシュブル回路である。基 郊竜丘発生調路は、等しい根貧難を有する二つの 抵抗R3とR4とにより電威電圧を学分に分厄す ることにより、端子34に中間電圧を発生してい る。抵抗R3とR4に倒盤の裘子を用いることに より、中間電圧には、かなり桔皮の高い頂を持る ことができる。なお、中間電圧を終るための妻子 は抵抗に限らず、修えばMOSトランジスタ笥を 吊いても同様の函路が築級できることは自明であ る。 第一のプッシュブル何路は、 基本的に第18 図(a)に示したブッシュブル肉略1と同じであ る。ここでは、 悠圧版VN1の代わりに、 毎 杭 RSとNチャホルMOSトランジステTN1Oを. 赴圧版マア1の代わりに、抵抗R6とアチャネル

结開平3-273594 (25)

MOSトランジスタTF10を、それぞれ用いて いる。こうすることにより、先の実施餅でも説明 したように、昔に婚子35の電圧を入力物子34 に対して、ほぼHチャネルMOSトランジスタの ゲートしきい調な圧分だけ高い雄に自動的に設定 することができる。なお、R5やRGを鋭れる電 流が、R3やR4を流れる電流の転分の一からす 分の一程度の小さな値になるように、抵抗値を選 んでいる。これは、NチャネルトランジスタヒP チャネルトランジスタの特性が独立にはらついて、 ブッシュブル回路から基準電圧発生回路に流入 (あるいは進出) する電流質が姿勢しても、 続子 34の電圧が影響を受けて影動しないようにする ためである。32のカレントミラー型増報価路は 舞 J 8 図 (a) に示したカレントミラー型増留図 路2と全く時じ構成である。都二のブッシュブル 回蛸は、基本的に割18図(a)に示したプッシ ュプル回路3と阿じである。ここでは、電圧部 VN2の代わりに、NチャネルMOSトランジス タTN14を、電圧原VP2の代わりに、Pチャ

本ルはOSトランジスタTP14を、それぞれ用いている。こうすることにより、第一のブッシュブル回路の場合と同様、ブッシュブル回路に流れるバイアス電流の遊が、トランジスタのしさい信息圧の変化に対して変動しないようにしている。以上のような回路構成とすることにより、出力HVCには特度の高い中間難圧を終ることができ、かつ負荷容量CLを再返に充放離することができる。

第20区(a) に示した本区路方式と即19頃に示した世来回野方式の性能比較を計算機解析により求めた結果を第20頃(b) および(c) において、横穂はNチャネルトランジスタとPチャネルトランジスタのゲートしきい値電圧の絶対値の差、解験は中間間である。この結果より、従来回路においてのである。この結果より、で変動したとき対して、カカ電圧が約±100mV(0.75 Vに対して、カカ電圧が約±100mV(0.75 Vに対してでは出力電圧変動は約±8mV(0.75 Vに対

して約±1%)と、従来に比べて一桁以上低級することができる。第20回(c)は電源役人検の出力電圧の立上り時間を電線電圧に対しのの立力電圧を認めて、出力ののである。立上り時間は、出力ののである。立上のである。立りでは、64Mビットを対している。この解析組織では、25を倒の回路によれば、佐来回路に比べてもる。というに、本発明の回路によれば、佐来回路に比べてもる。

野21回(a)は本部明の他の一実施例を示す 回時情 版図である。同図において、40はコンプ リメンタリ・ブッシュブル型の配圧フォロワ回路、 41はトライステート・バッファである。電圧フ オロワ四路は、基本的には第1日間(a)のブッ シュブル回路1と同じである。ここでは、ブッシュブル回路の駆動能力を捕うようにトライステート・バッファが動作する。トライステート・バッファは負荷駆動用のアチャネルトランジスタ TP21とNチャネルトランジスタTN21、これらトランジスタを駆動する二つの差割型増補回路(コンパレータ)AMP1とAMP2、および、オフセット島の設定のための二つの電圧線VOSLとVOSHとから構成される。この回路の動作は次の三つの電圧の条件のいずれにあてはまるかによってきまる。

- R20V + (N1)V < (TUO)V(1)
- (2) Y(IH) + VOSH > Y(GUT) > Y(IH) VOSL
- (3) Y(IN) VOSL>V(OUT)

(1)の理圧条件においては、焼子43の電圧よりも出力OUTの電圧が高くなり焼子45の配圧は高い電圧レベル(VCC)になる。また、焼子44の電圧も高い電圧レベル(VCC)になる。 したがって、NチャネルトランジスタTN21が リカンシスタTN21が リカンシスタTN21が リカンシスタTN21が リカンシスタTN21が リカンシスタTP21がカット サフとなり、乗貨を放置する。(2)の電圧条件 においては、焼子43の電圧よりも低力OUTの 電圧が低くなり端子45の電圧は低い電圧レベル (VSS)になる。また、端子44の電圧は高い

特間平3-273594 (26)

電圧レベル(VCC)を保つ。したがって、ニコ のトランジスタTN21とTP21は共にカット ガラとなり、似力は高インピーダンス状態になる。 (3)の最圧条件においては、菓子42の亀匹よ りも出力OUTの電圧が低くなり嫡子44の電圧 は低い電圧レベル(VSS)になる。また、瘊子 45の着圧は低い難正レベル(VSS)を保つ。 したがって、NチャネルトランジスタTN21が カットオフ、PチャネルトランジスタTP21が 護道となり、食荷を充意する。このように、出力 の電圧が入力の電圧を中心としたある一定範囲を 越えて大きくなると放電、一定範囲を越えて小さ くなると充電、一定範囲内にあれば充電も放電も しないという三つの状態(トライステート)を有 する駆動網路を実現できる。この回路の過激時の 監作を阅聞(b)に示す。今、入力電圧V(IN) が時刻も0で降下し、時刻も2で上昇した場合を 考える。立ち下がり時においては、時群し〇から 出力の電圧が「《定常状態での電圧》キVOSH」 に終しくなる時刻 t 1 まで架子 4 5 の循矩が

V C C になり、トランジスタTN21を導通させ、 負額を放露する。また、立ち上がり時においては、 蜂薊 k 2 から出力の電圧が「(定常状態での電圧) - V O S L 」に等しくなる時刻 t 3 まで端子 f 4 の電圧がV S S になり、トランジスタTP21を 撤避させ、負荷を充電する。

例に似らず、海様の機能を実現するものであれば、 他の方式であっても難し皮えない。

汝に邦22월を狙いて、トライステート・バッ ファを用いた電圧フォロワをダイナミックメモリ の中間 粒圧 (VCC/2) 発生固鉛に適用した疾 旋例を説明する。郷22回(a)は水泥明による 中間電圧発生回転の構成例である。影22四(a) において、50は基準程圧発生回路。51は据 18週で説明した電圧フォロク団箱、52はトラ イステート・パップッせおる。これは、第20因 (a)に示した中間包圧発生的路にトライステー ト・パップァを何如することにより、入出力間の 電圧の誤差が大きくなったときの復元能力を高め ている。以下、トライステート・バッファの構成 と動作について説明する。本策遊詞の特徴は、類 ーのブッシュプル回路もそのまま利用し、カレン トミラー回路のミラー比の差を利用して鉄笠虹ビ を挟出しトライステートバッツッを起動する点に ある。弟22回(a)において、TP38と TP37はPチャネルMOSトラングスタ、

TN36とTN37はNチャネルMOSトランジ スタ、1NV1とINV2はインパーラ、 サP3BはインパータミNV1の出力で負荷を駆 動するようにしたPチャネルMOBトランジスタ、 TN38はインパータ1NV2の出力で負荷を整 動するようにしたNチャネルMOSトランジスタ を、それぞれ荒している。TP32とTP36、 TP322TP37. TN322TN36. TN32とTN37とが、それぞれガレントミラ - 延路を構成している。今、トランジスタ すN31に流れる電流をIC1、トランジスタ TP31に流れる電流をID1、トランジスタ TN3Bに流れる電流をTD2、トランジスタ TPSBに流れる電流をIC2、とそれぞれ罹く。 出力覚圧の誤差5VとIC1、ID1の関係は、 先に説明したように.

101 - 101 4 - 2 V2 8 I x 8 V .

と近数することができる。カレントミラー医療の ミラー比を、

特丽平3-273594 (27)

$$M_{P_1} = \frac{1 C 2}{1 C 1} = \frac{\beta_{TP_1 \epsilon}}{\beta_{TP_1 \tau}}$$

$$M_{P_2} = \frac{1 D 2}{1 D 1} = \frac{\beta_{TN_2 \epsilon}}{\beta_{TN_2 \epsilon}}$$

とすると、下式のようになる。

$$\frac{162}{Me_1} - \frac{102}{M\nu_*} = -2 \sqrt{2\beta} \overline{1} \times \delta V$$

今、出力にオフセット党店Vosを印加したと さに、JC2=ID2となるとし、その時の電流 電をI,と置くと、オフセット電店Vosは

と表される。ここで、

$$\alpha = \sqrt{2\beta 1}$$

また 8 は第一のブッシュブル四部を構成するトランジスタの 4、 I: は定常状態において第一のブッシュブル回路に流れる電流である。例えば、I. ェ 0.2 × A.

 $I_x = 1 \mu k$, $\hat{\rho} = 1 \text{ wh/V}^x$, $M_{N_2} = 1$, $M_{P_2} = 0$.

る必要がないため、消費化力が小さく、かつ領事 な構成で高い性能を実現することができる。

本国務方式と携19回に示した健康回路方式の 性能比較を封律機能折により求めた結果を第22 図(b)に示す。 野22回(b)は何頑投入後の 出力改正の立上リ時間を電腦電圧に対してプロッ トレたものである。立上り時間は、出力の危圧が 世常態の90%に選する時間で定義している。 さ た、負荷容量の低には、64MピットDRAMの ビット線プリチャージ電磁およびプレート電報の 総容量を態定している。この解析額果からもわか るように、本発明の図路によれば、先に第20図 (a) で示した英雄例よりも、さらに立上り時間 を約単脳短縮することができる。従来函路に比べ ると約一哲学娘い時間で食荷を立ち上げることが できる。以上説明したように、ブッシュブル国路 にトライステート・パッファを組合せることによ り、さらに高速に入力に追儺することの可能な電 圧フォロウ国路を供することができるようになる。 なお、電圧の設定精度はブッシュブル回路によっ

2とすると、オフセット電空Vosの酸は
-100mVとなる。すなわち、出力電圧が定常 位から100mV以上を下すると、インバータ INV1の入力電圧は低レベルから高レベルに、 出力配圧は高レベルから低レベルに顕移して延動 用のPチャネル新のSトランジスタTPSBを連 遠させ、気容を充電する。これと四様に、トラン ジスタTP37とTN37の定数を適当に進ぶこ とにより、所定のプラス側のオフセットがあった ときに、NテャネルMOSトランジスタTN38 を導通させ、食荷を放電するようにすることがで せる。

以上、説明したように、本実施部に示したような経路構成をとることにより、第21国に示したのと同様な機能を実現することができる。また、この回路方式では、カレントミラー回路のミラーとによってオフセット量を決めているため、トランジスタ村の特性差が小さくなるように配慮すれば、オフセット量を特度良く設定することができる。さらに、高精度の無動型機能のを別に設け

て決まるため、先の実施例の場合と簡潔、入患力 期の電圧抵告を極めて小さな情にすることができ る。

以上の実施領では、復積網路(LSJ)中の大 密風食物を高速で離職する回路構成について説明 した。しかしながら、さらに諸遠に慇懃しようと すると、完放電に許しての過渡電流が大きな斑糕 になる。何えば、GANピット程度のDRAMの 中間電圧発生回路の食務容量は115mを程度に なるが、これも523の間に設備1Vで離断した ときの電流道は23mAに選する。これは、 DRAMの消費電流値に匹配する大きさであり、 これ以上高遊に駆動することは、主たる回路幹任 への影響、何えば電源線の鍵音発生や。騒動信号 配線の借頼性低下などを招く危険があるため、好 ましくない。一般に、超高集積のしちし、特にメ モリにおいてはLSI会体を同程の复数のブロッ クで構成し、動作時においては、それらプロック の内の一部のみを活乱化するような構成をとるこ とが多い。こうしたたらうにおいては、以下に途

特閒平3-273594 (28)

べる実施的を適用することが有効である。

節23回はダイナミック・メモリ (DRAM) の中間電圧供給方式に本提明を適用した実施例を 示している。 成四 (a) において、MBO. MBl~MBiはi÷l間のメモリ・プロック。 60~62はワード鉄道駅回路、63~90は各 メモリ・プロックからの中間電圧引出線。7Gと 77は二組の中間電圧発生回路、74と75は二 塩の中間電圧発生回路から各メモリ・ブロックに 中間電圧はVCIとHVC2を供給する信券線、 ?1~73は二つの借号線の内のいずれかをメモ リ・ブロックに供給するように各ブロック毎に設 けたスイッチである。また、メモリ・ブロック MBOは、メモリセルも二次元に配列したメモリ セルアレーMAO、メモリセルから競出した信号 在機械して外部に出力したり外部からの何号をメ モリセルに書き込んだりする入出刀制御問路プロ ックMCO、入出力回路已で等から構成をむる。 DLO. DLO. DLJ. DLJESEUTAC 信号を伝送するデータは、83は蓄積容量の対向

電福を成すプレートで係、64は非難批聴にデータ 積を中間程度にするために配されたプリティージ程氏供給線、PCはプリティージ併分解、SAO~SAJはメモリセルから設出したほ母を換卸増和するセンスアンプ、65と66は入出の日路67と各データ線との間の供送を行なり、100~IOjはアドレス設定供券によって選択されたデータ線対と共通入出力線対との間の接越を側御する10ゲートである。

今、仮によせ1個のメモリ・プロックの内。一つのプロックがBOのみが建設され、動作鉄線になる場合を考える。この中の一本のワード線通訳が追い、高レベルに屋移する。と同時に、スインをはれるが制御とれ、中間電圧引出展GSは中間電子で、サカコの信号線75に接続される。一がの非過度に の引出線69や70は、中間電圧供給用の信号線の引出線69や70は、中間電圧供給用の信号線75に接続される。一が見まかりの引出には最近によると、中間電圧 ア4に接続される。このようにすると、中間電圧

が接続されるのに対して、中間電圧発生回路です には一つのメモリ・ブロックの負擔しが投続され ない。何えば、1=15とすると、中間低圧発生 歯貼りでが駆動する負荷容量は、中間低圧発生的 終76が転動する負荷容量の15分の1になる。 したがって、低に76と77に飼じ回路を用いて も、選択されたブロックMBOの中間電圧は非過 銀ブロックの中間電圧に比べて15倍高速に動作 するようになる。國路の性能の点からは、非難択 のメモリ・プロックの応答速度はメモリの性能に は無関係であるから、遊戯電流をほとんど啜大さ せることなく、メモリ全体の性能與上を図ること ができる。第23四(b)はメモリ助作の間に私 顕載圧が変動した場合の中間項圧の時間変化を示 している。すなわち、時刻ヒDからt2の雌に繋 近VCCが低下したとする。また、時刻しのから ヒンの間および時刻と3点後はメモリ・ブロック MBのが、時朝しるからも3の間はメモリ・ブロ ックMB1が選択されるとする。時期も0から しるの胡は、ブロック以及1は非選択であるため. 以上、各実務例によって本意明の部間を規明したが、本発明の適用報題はこれらに限定されるものではない。例えば、ここではCMOSトランジスタによりしらりを講成する場合を主に説明したが、パイポーラトランジスタを用いたLSI、後

转期平3~273594 (29)

合野ドETを用いたLSI、CMOSトランジスタとパイポーラトランジスタを担合せた BICMCS型のLSI、さらにはシリコン以外の材料、例えばガリウム砒素などの基板に漢子を 形成したLSIなどでも、そのまま適用できる。

また本実題例の中では電泳増殖国路としてカレントミラー図路を用いたが、他の電波増編関路を 用いることもできる。

(曼明の効果)

また、本発的は並列テストにも適しており、テ スト時間の大俣な短輪が実現できる。

さらに、本発明によればワード時のドライブト ランジスタは、そのゲート単圧がLo サレベルで

動作するので、包袱魁圧が低下してもワードドラ イバとして安定に動作する。またデータ機能圧 VLを、僧に、データ線盤匠VLよりメモリセル のスイッチトランジスタのしきい簡単低VT分以 上端い電圧Vこ斤に昇圧してワードドライバの低 源として製作している意圧複雑回路は、その整備 用トランジスタのゲート電圧をそのドレイン貸圧 よりしせい位定圧以上高くでき、さらに名群の逆 遊も貼ぐことができるのでその出力電圧を貯電圧 産生国路の理論値である2VLにまで高めること ができる。また、RC進強を利用した発展国路お よびタイミング発生関係を用いることにより発掘 囲波数、タイミング相互の進延時間が電源電圧変 動に対し安定になるので君正変換効率を常に愚良 の状態にしておくことができる。さらにトラング スタのしせい確電圧を3種に透択することにより、 鉄燈座での安定化、勘遮化、低消費電力化を回る ことができる。そしてこれらによって、無無難圧 が電拍!弱分の退電力でも変定に動作する半導作 単枝回路を実現できる。

また、さらに本発明によれば、地高生務の しち!において、高い電圧物優で大きな負債容量 を高速に疑動する何時構成、あるいは、大きな負債容量 を健康を選すことなく、大きな負債容量を高速に 駆動する回路方式を提供できる。 例えば、健康 同路ではトランジスタのしきい値知用差がで、 2 Vあると出力電圧が 0・7 ち V に対して約13 米餐動するような場合に、本発明によれば約1% に抑動されるというように程度が一般以上向 上し、また、電源投入機の出力電圧の立上り時間 が健康回路に対して約一桁以上改善されるように 高速応容性が得られる。

4. 四面の簡単な説明

野1 国は本発明の第1の実施例を示す関、第2 国は本発明の効果を示す風、第3 国は第1 国を用いたことによる希望を更にあめた実施例を示す例、 数4 国は複数のメモリセルアレーが存在した場合 の実施例を示す関、第5 国は並列テストの実施例 を示す歴、第6 民はメモリセルへ任意の書き込み な任を書き込むための実施例を示す回、第7 国、 第11回,第13回、第15回、第16回は本発 明の実施例、新8階、数12関、第14層はそれ **りのタイミングデャート、第3回、第10回は従** 朱例なそのタイミングチャートである。また第 17回は第11国の実施側の効果を示す層、第 18例(a)は本発明の基本概念を説明する実施 剤、第13階(L)はその過旋時の動作を説明す る図、第19回はDRAM川中間電圧発生回路の 健果例、類20回(a)は本発明をDRAMの中 配窓圧発生網路に適用した具体的災期例、第20 図(b)および貫20間(a)は本発明の効果を 靴明する間、筋21関(a)は木発明の他の基本 概念を説明する実施例、第21周(6)はその動 作を説明する国、第22回(a)はそれを DRAMの中間電圧発生回路に適用した具体的実 遊削、節22頭(な)はその効果を説明する国、 節23回(a)は水漿明の他の基本概念を DRAMの中間電圧圧動方式に適用した具体的突 施剑を説明する風、郷23図(b)はメモリ動作 の間に俄越徹底が変動した場合の同図(4)の実

特開平3-273594 (30)

旋例の中間程圧形化を説明する因である。 MA…メモリセルアレー、CKT…入出力制御回

郎、ROO、RG1…放みだしゲート、

WGQ,WGI…母き込みゲート。

SAO.SA1…センスアンプ、

SWRO、SWRI…読みだしスインチ、

SWWり、SWW1…最き込みスイツチ、

RO、RO… 敬みだし練、

WI, WI…潜き込み1/O線、

d y … データ線ピツチ

WD…カードドライバ、

X D … X デコーダ、

V L C … メモリアレー別電圧変換回路、

VCHGペワード線用電信変換回路、

V…ワード級、

ずアップリチャージ信号、

FX…ワード雑駆動パルス発生回路、

まる…ワード辞原動パルス、

CP…テャージポンプ回路、RECT…軽減回路、

ヤル…データ線銀圧あるいは内部(アレー用)私

が飛圧、VCH…ワード線用電圧資換回路出力電 作。

φ、ψ、PA、PA、PA、PB、PB…ワード級用電 症変換回銘用具圧パルス、

ひらじ…リングオシレーを出力パルス、

C. C1. C2. C3. C4. CA. CB. CD --コンヂンザ、

R. R1、R2…抵抗、

QD). QP, Q8, Q10…Pf+オルMOS トラングスタ、

QT, QD2, QS, QD, QA, QB, QC,

QP、Q1、Q8、Q11、Q19…Nチャネル

M O S トランジスタ。

11、125、130、138…インパータ。

NA1, NA2…NAND擠筋,

NO1…NOR回路、VEXT…外部電腦電圧

1、31、40…第一のコンプリメンタリ・ブッ シュブル回答、

2 、 3 2 -- カレントミラー型プッシュブル増幅母 略.

3、33…第二のコンプリメンタリ・ブッシュブ

ル回路、30、50… 共増電圧発生局路、

41、52…トライステート・パッファ。

AMP1、AMP2…差數塑模模回路.

MBO~MBi…メモリ・ブロック、

GO~62…ワード終進択風鱗、

71~73…スイッチ、

76、77…中間電圧発生回路(駆動回路)。


MAO… メモリセルアレー、

MCO~信号増展および入出力制御国路群、


SAO~SAi…後知時順回路(センスアンプ)。


100~103…入出力ゲート、


67.4.入出为回路





特開平3-273594 (31)















-707-

特閒平3-273594 (82)














特開平3-273594 (93)





























特開平3-273594 (35)





特開平3-273594 (36)



質開平3-273594 (87)








特別平3-273594 (38)

第 23 图 (a)



60~62···· 2-下線送状回路

67---- 从四日局

91-73---- 24-+ 76.77----中間電圧充三部路(駐動回路) 以80-MBi---メモリブロック

MAR ---- メモリセルブレ SAO-SAI-一校知道便目路

第1質の続き

®int. Cl. 5 識別記号 庁内整理番号 G 11 C H 01 L 11/413 27/04 27/108

D 7514-4M

8624-4M H 01 L 27/10 325 V

❷平 2(1990) 1 月22日❷日本(JP)動特顧 平2-12237 優先權主張 仍经 明 東京都小平市上水本町5丁目20番1号 日立超エル・エ ス・アイ・エンジニアリング株式会社内 個発 明 渡 辺 東京都小平市上水本町5丁目20番1号 日立超エル・エ ス・アイ・エンジニアリング株式会社内 ②発 (3) 東京都国分寺市東恋ケ母1丁目280番地 株式会社日立製 ጳ 英 冶 作所中央研究所内。 勿発 明 東京都小平市上水本町5丁目20番1号 日立超エル・エ a. \blacksquare 正

创発 東京都小平市上水本町5丁目20番1号 日立超エル・エ 頂 英 抬 ス・アイ・エンジニアリング株式会社内

ス・アイ・エンジニアリング株式会社内

特闘平3-273594

```
【公報種別】特許法第17条の2の規定による補正の掲載
【部門区分】第6部門第4区分
【発行日】平成11年(1999)2月12日
【公開香号】特開平3-273594
【公開日】平成3年(1991)12月4日
【年通号数】公開特許公報3-2736
【出願香号】特願平2-146283
【国際特許分類第6版】
 G11C 11/407
     11/413
 HO11 21/822
     21/8242
     27/04
     27/108
[FI]
 G11C 11/34
          354 F
           335 A
 H01L 27/10
           681 F
     27/04
```

平 統 棩 正 痨 * + + + + + + 机铸件品世 雅 44 02 4 ANKE & 146233 5 が作との対抗 人的设置是 · 泰 (4) 株式社 共享政権证 **●食団エル・エニ・アイ・** エンジョアランド株式会会 71 m 且然存于代田区北ノ的一丁日5年1号 医全体性自立起性原理 (18030) Hart destall の正の対象 利用者の特殊の代の範囲の情 SECR# 1. 対所はおり毎日とり近のむりかとする。

希許ほ法のおけ

上上の一の電送税性が与えられる前一の収益を主と、かから第一の電源とテロででよ きも近い第二の電影を記せるようれる第二の数数は子とからの程度が失いからられる .Te:はケガ配換多な合すの配では、

お~の世界をはまり第二の名が有所と乗りるならができまって至のできまった。 おものち 経験位を発出する平原と、入股力を設定日常と今春駅上に有し、

上記者との記念がからは一つない場合とのはなどでははこれがこれが多くなどを一つないま 以上の走り1 5年以上で対り、かつよ形記述の背景系統は上記紙中の名詞式立と上 足事この可能をから中心になってあり、

上党入国力を終日発は、スカを外を出するドミアのケートへふうした今点の最初に で対する電圧/取得を辿りせた。 とうのに含になる電流で切り切りを反に気息する事 成了尼巴克斯不引擎在L,然后反了有用的是平面口壳的反动网络它的一种思斯的MI SFETでが続く、非電影/配性保護手段はその配式近距を第一時間がとBMの第二 今男がおける 5FETでお求ぐらとうにしてなる。

2. 労者とより有政策(集合なの中の永ま西において、上記許二の収益を成と上記録 一の変形であとの進齢をオルトは下で動物するようにされてなることを収録とする中

2. 持力的末の存列等(保険地の主導体質量において、上型にも外の毛的は上型計一 の名割を作さした第二の心を伝定との中野や動きに伏をよりあられてわることをを出 24.9.大道本在4

4. 存款はなの老根第3項を行か与者は場面におって、上着人出力を原心をは始まの **名圧/名組合作が扱き、例如外の金圧/位置を禁止場の内心を発す~をおた/を禁止** 资于应50世为全上包含在家にPart L 约5在农产区上。

特闘平3-273594

せかけんことを対応とする中部には記し

5. 対対記水の問題計4項内部のギ原体器ほにおいて、

ダイナミックメモリせ合んではることも行説とする半時形態度。

<u>・ 一特代別地の他の表示を出ていて、</u>

と記がイナミックソモリは、別値のデータ和減と、基礎のリード面と、ゲーク為と ワード前との支生に設けられてなる名はのフェリエルとからなるメルタセムアレイと さらみ。

上記入的方式の運動は、上記パーリセンテレイのデータの主義時点が、かった北京 セリセッテレイに対する場合は近年を含まる対象においてデータと上立ス場力 20087度で終との目の伝達インダーゲッとを求えていのちょうにはなるもでなた」と を終たしても平準なった。

と記入由力の単位に力上をごも構成、上記収入出し数をのための成分をと、上記を で込み的なのでのの総列はとからもることを特別とする十名体が記。

上本人は力利別目的は、そのが一トが上記メデリアレジのブータ報に放送されらけ ドレイン・ソースは強調さる意味としむにつためのほど単にはJMS収益なる意味 1 のM は8Fに下も、そのが一トが上次数も込み事にのためのなり間に対きされそのドレイ ソ・ブー人は選ぶ上記メデリアレイのデータ第二点列継ぎよれる第3回N13FET よとなるできる。

ことを物事とずた単過年記念、

3. 存在現在の正田坊でを出める土事の決配にあいて、

上の人也力力がはなけ、上を示させ、日本のためのからがは、子の人ものもとしからためのまままくちも、上がいっせいままのためのはそのは、 ギガネカしをからには上記 が表布の正式と同じただに、 ぞみとしまだはに上と同じなっているとれなりたな にもれるようとくわてから。 ことなる情報とするニオリ東京。

10. おが禁止の数据数を収配性の中等体型成において、

上記人だ力が同時を除は、ノマリセルアレイを収入ではメキリサルアレイの一方の原 と以方の時に最近され、上級人也の同様の終のデーチ級以内でもれる基礎性的は

ブータ森列ビッチの3分のビッチをもって見戻すれてなる。

ことを内保とする中の体表性。

上、 「株では水の発展的を成立なの工作体を設置において、

データ条件は、一計ごとにメモリセルアレイ内で交表されてなる。

ことを外数とする半均は改進。

12. 在外面交通的运程在外面的中间的发展的大大

上でデータを美術に、データを見るに向これをデータを以外の形象が危害されてなる。

こととをほとてた本意を出出

上立。传示法从内依旧签《坛记载》中年即是正位4年一代。

上北人出り込即に始めジーテスがに対すされる単の心を住在では、ノナリの場合対 は対に1つの対すドレムによって配合には欠けたり立列ナストが可比には消されるし いである。

こととを持らする中央は女芸。

14. 图等法本代码图1 1时对数中中的政治生态以下。

よる人出力が深口所は、上記等人出し気針の大の内庁与前に行せ事が記せものろた の可可能料となみ、法言時間は日外野ら降ばされてかる。

ことを存在とするが成体は型。

16. 特許組織的技能所各項指統的全面於其名之本にて、

ノキリマルからアータがに対応出された配合を保証するセンスソングと、 基センステンプの私の対の電圧レベルを圧焦に設定可要に出来る電圧主張と、

そがえてなることも時間とする中部は女皇

1.6. ラボロスの気が各を現代はの中部が表表において、

と紹介イヤミッタメモリは、データ県、ワード語、まびタイナミッチメモリナルからのもメやリセルアレイと、ジードドライバと、ボメチタセンドへのデータ原用のを変ぜあっても花がイナミッドアモアに人へに続けるスイッチトランジステのしまいできたが、またいしつもの形成とおびまする式が開発と、上記意が開始が出力だ出より、上記れて、マア・ラファジステむしまいであてはよる、北京とのはする気は実施になると

上記ワードドライ・4以上記述出資係以終の出力を起気として保存するメタテッと型 ワードドライ・1936年 れん。

ことを対象とする今後不安化、

17. 的兴福地的美国数16项位款的体战系是逐行数4代。

と記載性変換列的は、ティーダボンプ四末と、ボディーブボンプを始の地方を失ける数的内容とを描えてなる。

ことを分散とする中不年外政。

18. 卷河北州的祖王17年宋代本书中后提出出的文。

と思チャップのンゴ目はは、その一句に関キスインデステミかして東辺からの定形を正からまられる中にコンデンチャと、上記 第1コンデンチの上党一場の意能がそのグートに内がされる年1回の3 P2 T と、その一句に上記第1回の5 P3 T で、大きないで、1000年2月以下の大力が出版される第1回の5 P3 T と、大きないのファナと、上記師2コンデンタの上記・記しまりが、トロに合きな上記第1コンデンタの上記・位によりが、トロに合きな上記第1コンデンタの上記・回じた記述が、6の実際を正くうえる発送りのF2 T とき食と、上記解2コンデンタの上記・回じた。上記解2コンデンタの上記・回りた。上記解2コンデンタの上記・知り、上世紀に四回に出る。

ことを発化さてる事業体証法。

19. 受許的セル英国第18項記載の平衡体集団に続いて、

上記サイープダンプ回発は、その一部に第 2.ペイッチ及そを介して整理からの方式 を思い与えられる力は記しなど群立して大使するとようれる第 2 コンデンリと、上来 まきコンデンプの上記一株の現在がそのゲードに体験とれるあまが0.3 P とでと、そ の一部に上記さり2003 F E ドイオして基準によの文章を参与えられての治式に上 連絡 I 単版パルスパルスが取得される第 ボロンデンチと、上記さらコンデンチの上で 一部に元のゲートが応与され上次前をコンプンチの上記一場に上記を求められた意念 任きれたる第 4 MD 3 F C F T とを検え、上記はインデン 90上記一場かり上記であれ と認にはごれる音楽は日とりまする。

ことを特殊とする中央は独立。

之 0. 特許延申の政団第17 名世代の中央体験をに対って、

上流流辺重は、 お味物の絶り出力にと上交チャーシボンプ部分の成力との向に対けられたスティンテトファジテナと、モロー株が単れまうをプリて特定力をには合き力との相称に上陸デャージが、プロオの収力が内面にてみるととには配位しまであった。 位チャ・ドボンプを必可力が必要なであるときに活電位によりもパルンドルを与り の動物コンデンサとも写る。 みむゆのコンデンチの に近一分かり上にステンテトシン ジステのサードに発生するを変更を与える かにしてなること。

を特別にする学的体別は、

<u>21、</u>を許認他の範囲が19所に取り中都体験器において、

上記書院性期間、医療数学をもてのMOSFETと、Jahの整度数学をしてのMO までエアを乗って上記すっ一ジボンジ書籍の出力が特殊される限力コンダンナとから なる。

ことをお除してお中華的製品

2.8 特許活動の範囲第19項的動の参索機能運において、

上記的は同時は、旅費アナビしてのMOSFETを、から6条が原子としてのMO SFETを介してい記記でロンダンツの上記一覧の収益を図れるコンデンチの上記一 間の記述が決敗される他のロンデンセとからなる。

特関平3-273594

ことを内面とする中央体域で、

E3. 神行の水の水の変われて見込むのドネはなどに対って、

上型ノヤデエシアレイと上型フードドティバと上型作画変もに向いるMOS

F 6 T のしまい位立にが3 に低さられ、上心ノヤリギルアレイに対する社び6 F E T のしさい位立に対しらなさく、アードドライバに必ずらばのエアとすのしまい値を 電ぎむ中間のよきまとされ、上記を正式を口ばにはするMOS F E T のしない使意にがらなくと、人工を発展されていませた。